一种超低比导通电阻的横向高压功率器件及制造方法

    公开(公告)号:CN103280457B

    公开(公告)日:2016-03-23

    申请号:CN201310177386.9

    申请日:2013-05-14

    Abstract: 一种超低比导通电阻的横向高压功率器件及制造方法,属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区(2)表面形成的第二导电类型半导体重掺杂层(5),开态时为器件提供低阻表面导电通道,与降场层(3)下方的第二导电类型半导体漂移区(2)一起,为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道,减小了器件表面的电阻率,极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比,本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻(或在相同的导通能力的情况下具有更小的芯片面积)。本发明可应用于消费电子、显示驱动等多种产品中。

    一种横向高压MOSFET及其制造方法

    公开(公告)号:CN103413830B

    公开(公告)日:2016-08-31

    申请号:CN201310356773.9

    申请日:2013-08-16

    Abstract: 本发明涉及半导体技术,具体的说是涉及一种横向高压MOSFET及其制造方法。本发明的一种横向高压MOSFET,其特征在于,通过光刻和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层,通过光刻和离子注入工艺,在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为,在保持高的击穿耐压的情况下,可以大大的降低器件比导通电阻,同时减小横向高压MOSFET源端的电场峰值,避免强场效应,提高器件的击穿电压,具有更小的导通电阻,在相同的导通能力的情况下具有更小的芯片面积,并很好地优化器件的表面电场,同时,本发明提供的制造方法简单,工艺难度较低。本发明尤其适用于横向高压MOSFET。

    一种用于SOI高压PMOS器件的仿真电路及仿真方法

    公开(公告)号:CN103579352B

    公开(公告)日:2016-03-02

    申请号:CN201310602790.6

    申请日:2013-11-22

    Abstract: 本发明涉及半导体技术,具体的说是涉及一种用于SOI高压PMOS器件的仿真电路及其仿真方法。本发明的一种用于SOI高压PMOS器件的仿真电路,包括PMOS管,其特征在于,所述PMOS管的漏极与可变电压源Vnh连接、衬底与固定电压源VHV连接、栅极与源极接地。本发明的有益效果为,高压PMOS管的源级与衬底之间的电势差始终为固定的应用高压电源电压VHV,该电势差大小等于衬底所加固定电压值,本发明提供的SOI高压PMOS管击穿电压仿真电路及方法弥补了常规仿真电路及测试方法中SOI高压PMOS管的源级与衬底之间的电势差随漏极所加电压Vnh变化而变化这一缺陷,与实际应用中SOI高压PMOS管的情况更加符合。本发明尤其适用于SOI高压PMOS器件的仿真。

    一种横向高压MOSFET及其制造方法

    公开(公告)号:CN103413830A

    公开(公告)日:2013-11-27

    申请号:CN201310356773.9

    申请日:2013-08-16

    Abstract: 本发明涉及半导体技术,具体的说是涉及一种横向高压MOSFET及其制造方法。本发明的一种横向高压MOSFET,其特征在于,通过光刻和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层,通过光刻和离子注入工艺,在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为,在保持高的击穿耐压的情况下,可以大大的降低器件比导通电阻,同时减小横向高压MOSFET源端的电场峰值,避免强场效应,提高器件的击穿电压,具有更小的导通电阻,在相同的导通能力的情况下具有更小的芯片面积,并很好地优化器件的表面电场,同时,本发明提供的制造方法简单,工艺难度较低。本发明尤其适用于横向高压MOSFET。

    一种横向高压功率半导体器件的结终端结构

    公开(公告)号:CN103165657A

    公开(公告)日:2013-06-19

    申请号:CN201310078793.4

    申请日:2013-03-13

    Abstract: 一种横向高压功率半导体器件的结终端结构,属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题,在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下,对终端结构进行分析和优化,提出表面超结结构浓度的关系表达式,根据关系式优化器件结构,从而得到最优化的击穿电压。同时,N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W,可以减小芯片的版图面积。

    一种快速放电的光电继电器

    公开(公告)号:CN103036550A

    公开(公告)日:2013-04-10

    申请号:CN201210529443.0

    申请日:2012-12-11

    Abstract: 一种快速放电的光电继电器,属于电子技术领域。包括输入端光控信号产生电路、光控信号接收及光电转换电路、控制电路和输出电路;输入端光控信号产生电路由一个发光二极管LED(11)构成,光控信号接收及光电转换电路由一个光电二极管阵列PDA构成,控制电路包括一个级联三极管、三个二极管,用于为输出电路的功率MOSFET器件提供充放电通道;输出电路包括一对功率MOSFET器件。本发明提供的快速放电的光电继电器,由于其控制电路采用了两个或多个三级管的级联,级联后的三极管电流放大倍数增大,抽取电荷的速度显著加快,因而比现有的光电继电器具有更快的放电速度,能够适应更高频率的继电场合。

    一种横向高压功率半导体器件

    公开(公告)号:CN102969358A

    公开(公告)日:2013-03-13

    申请号:CN201210516539.3

    申请日:2012-12-06

    Abstract: 一种横向高压功率半导体器件,属于功率半导体器件技术领域。包括纵向超结元胞结构和终端结构;终端结构位于整体元胞结构的外侧或外围。纵向超结元胞结构在提高击穿电压的同时降低导通电阻,相比传统横向超结器件,纵向超结元胞结构减小了版图面积,进一步降低了导通电阻;单个或多个元胞集成,多个并联元胞可共用同一个终端,并通过终端结构将漏电极横向引出,不仅易于和常规电路集成,而且大大减小版图面积,进一步降低工艺成本。本发明具有导通电阻低、耐压高、版图面积小等诸多优点,采用本发明可获得各种性能优良的横向半导体功率器件,具有高速、高集成度、低导通损耗的特点。

    一种横向高压功率半导体器件的结终端结构

    公开(公告)号:CN103928500B

    公开(公告)日:2017-05-03

    申请号:CN201410175859.6

    申请日:2014-04-28

    Abstract: 本发明涉及半导体功率器件技术领域,具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过缩小器件在曲率结终端处P型衬底和N型漂移区的总面积,从而防止器件在P型衬底区发生提前耗尽,保证器件在曲率结终端处的耐压。本发明的有益效果为,能够明显的降低曲率结终端对整个器件耐压的影响,使器件在过渡区的电场不会过大,并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化,保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。

Patent Agency Ranking