公开(公告)号：CN1832130B

公开(公告)日：2011-08-03

申请号：CN200610009472.9

申请日：2006-02-23

Applicant: 瑞萨电子株式会社

Inventor： 宇佐美达矢 ,  大音光市 ,  竹胁利至

IPC: H01L21/768 ,  H01L21/321 ,  H01L23/522

CPC classification number: H01L21/76867 ,  H01L21/02203 ,  H01L21/02329 ,  H01L21/3143 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76849 ,  H01L21/76886

Abstract: 将包括含硅化合物的第一气体引入到真空室中，以便将放置在该室中的半导体衬底暴露于第一气体环境中(硅处理步骤)。然后将真空室内的压力减小到低于开始硅处理步骤时的压力的水平(减压步骤)。此后，将包括含氮化合物的第二气体引入到真空室中，并用第二气体的等离子体辐照半导体衬底(氮等离子体步骤)。

公开(公告)号：CN101271880B

公开(公告)日：2011-05-25

申请号：CN200810081263.4

申请日：2008-02-26

Applicant: 瑞萨电子株式会社

Inventor： 押田大介 ,  竹胁利至 ,  大沼卓司 ,  大音光市

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76883 ,  H01L21/76886 ,  H01L23/5223 ,  H01L23/5329 ,  H01L23/53295 ,  H01L28/60 ,  H01L2924/0002 ,  Y10S438/937 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件，包括：衬底；在所述衬底上形成的绝缘膜；掩埋在所述绝缘膜中的铜互连，具有多个在其表面上形成的凸起物；在所述绝缘膜和铜互连上形成的第一绝缘夹层；在所述第一绝缘夹层上形成的第二绝缘夹层；以及在所述第二绝缘夹层上形成的导电层，其中所有凸起物中最高的至少一个凸起物的顶表面与所述第二绝缘夹层的下表面接触。