-
公开(公告)号：CN118588576A
公开(公告)日：2024-09-03
申请号：CN202410648967.4
申请日：2024-05-23
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种反馈碳膜质量的工艺方法和碳膜质量的检测方法，该方法包括：提供衬底；在衬底上形成参考膜层；采用外延生长工艺在参考膜层背离衬底的一侧形成碳膜；使腐蚀液透过碳膜对参考膜层进行腐蚀，参考膜层形成孔洞，孔洞用于反馈碳膜的当前性能参数；在腐蚀液对参考膜层腐蚀结束后，采用热处理工艺去除碳膜。通过观察参考膜层形成的孔洞的相关参数确定碳膜的当前性能参数，对外延生长工艺的参数进行更新，进而提升半导体器件的碳膜的质量，不需要采用量测机台，进而不会产生清理机台的费用，解决了现有技术中对半导体器件的碳膜质量进行检测的结果不准确，且成本较高的问题。
-
公开(公告)号：CN119008440A
公开(公告)日：2024-11-22
申请号：CN202410971832.1
申请日：2024-07-19
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/66
Abstract: 本发明提供了一种监控碳化硅晶圆翘曲的方法，包括：在碳化硅晶圆表面设置N个采样点，其中，N≥2。测量N个采样点的粗糙度，粗糙度在显微镜下测量得到。根据粗糙度监控研磨质量，粗糙度与碳化硅晶圆的翘曲呈正相关。若研磨质量异常，则更换研磨设备，或调整工艺参数。一个采样点的粗糙度较大，说明碳化硅晶圆在该点的局部翘曲较大；N个采样点的粗糙度均较大，说明碳化硅晶圆整体的翘曲较大。在加工碳化硅晶圆的过程中监控碳化硅晶圆表面N个采样点的粗糙度，根据粗糙度可以及时判断研磨质量是否存在异常，在研磨质量存在异常时，在硬件上更换研磨设备，或在软件上调整工艺参数，可以避免在后续加工过程中出现加工异常。
-
公开(公告)号：CN118763121A
公开(公告)日：2024-10-11
申请号：CN202411256993.9
申请日：2024-09-09
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L27/07 , H01L29/06 , H01L29/423 , H01L29/872 , H01L21/336 , H01L21/28
Abstract: 本申请公开了一种沟槽MOS器件及沟槽MOS器件的制备方法，沟槽MOS器件包括贯穿源区并延伸至漂移层中的栅沟槽结构，栅沟槽结构包括栅介质层和栅极，栅介质层包括第一区域和第二区域，第一区域与第二区域分别在第一方向上具有第一厚度和第二厚度，第二厚度大于第一厚度；位于漂移层背离衬底的一侧的整流结构，整流结构包括半导体材料区域和漂移层区域，漂移层区域包括与半导体材料区接触的部分漂移层，半导体材料区域与漂移层具有不同的掺杂类型，以解决相关技术中MOS器件采用外反向并联的二极管导致的增大尺寸和可靠性差的问题。
-
公开(公告)号：CN119871693A
公开(公告)日：2025-04-25
申请号：CN202411913939.7
申请日：2024-12-24
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: B28D5/00 , H01L21/304 , H01L21/78
Abstract: 本发明公开的SiC基器件划片裂片方法及其制作的SiC基器件，属于半导体加工技术领域。所述方法用于将包括SiC衬底、正面工艺层及正面金属图形层的晶圆结构分割为多个Die；包括：S1、晶圆背面贴膜，并根据预设切割线对晶圆正面进行开槽操作；S2、晶圆正面贴膜，并根据预设切割线对晶圆背面进行划片操作；S3、晶圆背面贴膜并进行正面裂片操作；S4、进行晶圆扩膜操作。本发明通过先在正面开槽后再在背面划片的工艺，使得晶圆正面和背面均形成割道，更便于裂片操作，避免裂片时因正面没有割道而导致挤压碎片的情形，从而提升良品率；而且，晶圆正面和背面的割道都不需要加工的太深，可以有效缓减刀轮过热及磨损消耗，从而提升划片裂片效率。
-
公开(公告)号：CN119008525A
公开(公告)日：2024-11-22
申请号：CN202410972759.X
申请日：2024-07-19
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明提供了一种去掉碳化硅晶圆背面氧化层的方法，包括对碳化硅晶圆的正面进行正面工艺加工，在碳化硅晶圆的正面贴膜。采用腐蚀法去除碳化硅晶圆背面的氧化物，去除碳化硅晶圆正面的薄膜，得到去除氧化物后晶圆。对去除氧化物后晶圆的背面进行减薄，得到减薄后晶圆。由于在碳化硅晶圆的正面贴膜，可以防止在去除氧化物的过程中腐蚀掉正面膜层。在减薄加工之前，先去除碳化硅晶圆背面的氧化物，可以降低减薄工艺的磨损比。相比于采用研磨的方式去除碳化硅晶圆背面的氧化物，采用腐蚀法去除碳化硅晶圆背面的氧化物，可以提高去除氧化物的效率，避免碳化硅晶圆产生较大的翘曲。
-
Patent Agency Ranking
公开(公告)号：CN118919521A
公开(公告)日：2024-11-08
申请号：CN202410979898.5
申请日：2024-07-22
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/544 , G09F3/02
Abstract: 本发明提供一种半导体器件及其制作方法。半导体器件包括：半导体衬底；位于所述半导体衬底沿第一方向的一侧的防伪结构，所述防伪结构包括沿所述第一方向层叠的多层干涉层，所述干涉层中具有防伪图案，相邻所述干涉层的折射率不相同；其中，所述第一方向垂直于所述半导体衬底的表面。所述半导体器件的可靠度提高。
-
公开(公告)号：CN118692936A
公开(公告)日：2024-09-24
申请号：CN202410762141.0
申请日：2024-06-13
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/66
Abstract: 本发明提供了一种测试片的制造方法及测试方法，包括：在碳化硅晶圆上生长氧化层；剥除所述氧化层；在碳化硅晶圆上生长栅氧化层；在生长好的栅氧化层上沉积多晶硅层；对多晶硅层进行刻蚀，以形成凹槽，在凹槽的两侧形成测试部；去除碳化硅晶圆上背离所述测试部一侧的多晶硅层和所述氧化层，在所述碳化硅晶圆远离所述测试部的一面上制作金属电极，从而形成测试片，本发明的测试片的制造方法解决了碳化硅功率场效应管器件的栅氧化层性能不方便检测的技术问题。
-
公开(公告)号：CN117495790A
公开(公告)日：2024-02-02
申请号：CN202311381225.1
申请日：2023-10-23
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: G06T7/00
Abstract: 本申请提供了一种防伪检测系统、防伪检测方法及防伪检测装置。该防伪检测系统包括：热处理模块，用于对待检测物进行热处理，其中，待检测物中具有金属薄膜，热处理后的金属薄膜形成无序分布的金属纳米颗粒，金属纳米颗粒周围形成有第一电场，位于第一电场中的金属纳米颗粒构成防伪区域；第一激光模块，用于将第一激光照射至防伪区域，以使第一电场重新分布，得到分布于金属纳米颗粒周围的第二电场，第二电场中的至少两个区域的电场强度不同；采集模块，用于采集第二电场的信息，得到与待检测物对应的防伪信息，由于每一待检测物防伪区域的第二电场分布均不同，从而采用具有该防伪区域的待检测物制作防伪标签，能够具有优异的防伪效果。
-
公开(公告)号：CN119943825A
公开(公告)日：2025-05-06
申请号：CN202411906273.2
申请日：2024-12-23
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/544 , H10D62/10 , H10D62/83 , H10D30/60 , H10D30/01
Abstract: 本发明提供了一种半导体器件结构及其制备方法，属于半导体器件生产技术领域。该半导体器件结构包括沿第一方向依次设置的衬底、漂移区和若干保护层，保护层中对应半导体器件的相邻元胞区之间开设有供芯片切割使用的划片道。沿第一方向，划片道截面呈台阶状，且划片道截面宽度逐渐增大；第一方向为半导体器件的背面到正面的方向。该结构通过在保护层形成截面为台阶状的划片道，使得保护层能够大大降低划片过程中高速溅射的碎屑损坏元胞的概率，降低划片过程中产生的崩边；而且台阶状的划片道能够限定划片刀轮的区域，降低刀轮滑刀的概率。
-
公开(公告)号：CN118763121B
公开(公告)日：2024-12-31
申请号：CN202411256993.9
申请日：2024-09-09
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L27/07 , H01L29/06 , H01L29/423 , H01L29/872 , H01L21/336 , H01L21/28
Abstract: 本申请公开了一种沟槽MOS器件及沟槽MOS器件的制备方法，沟槽MOS器件包括贯穿源区并延伸至漂移层中的栅沟槽结构，栅沟槽结构包括栅介质层和栅极，栅介质层包括第一区域和第二区域，第一区域与第二区域分别在第一方向上具有第一厚度和第二厚度，第二厚度大于第一厚度；位于漂移层背离衬底的一侧的整流结构，整流结构包括半导体材料区域和漂移层区域，漂移层区域包括与半导体材料区接触的部分漂移层，半导体材料区域与漂移层具有不同的掺杂类型，以解决相关技术中MOS器件采用外反向并联的二极管导致的增大尺寸和可靠性差的问题。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.035 seconds)
