MOS器件及其制备方法
    1.
    发明授权

    公开(公告)号:CN119069539B

    公开(公告)日:2025-03-04

    申请号:CN202411565557.X

    申请日:2024-11-05

    Abstract: 本申请公开了一种MOS器件及其制备方法,MOS器件包括:每个源区结构包括第一源区结构和第二源区结构,第一源区结构位于外延层背离衬底的一侧,第二源区结构位于外延层背离衬底的一侧,且第一源区结构背离衬底的一侧表面位于第二源区结构靠近衬底一侧的表面中;栅极结构的底面和第一侧面分别与源区结构接触;多个整流结构,整流结构至少部分位于外延层中,整流结构与源区结构接触,整流结构具有与外延层不同的掺杂类型,其中,多个整流结构在第一方向上间隔设置,第一方向平行于第一侧面。以解决相关技术中MOS器件采用外反向并联的二极管导致的增大尺寸和可靠性差,与无法满足不同耐压器件续航能力的问题。

    MOS器件及其制备方法
    2.
    发明公开

    公开(公告)号:CN118866974A

    公开(公告)日:2024-10-29

    申请号:CN202411343002.0

    申请日:2024-09-25

    Abstract: 本申请公开了一种MOS器件及其制备方法,MOS器件包括衬底以及在衬底上层叠设置的漂移层和多个源区,MOS器件还包括:栅氧层,栅氧层至少与源区接触,栅氧层包括在第一方向上交替设置的第一栅氧层和第二栅氧层,第一栅氧层和第二栅氧层包括不同的第一绝缘材料,第一方向平行于衬底与漂移层接触的表面。该MOS器件包括不同绝缘材料的第一栅氧层和第二栅氧层,第一栅氧层和第二栅氧层在平行于衬底与漂移层接触的表面上交替设置,采用常规的栅氧和高K介质材料替换单一的栅氧,提高耐击穿属性,降低介质层中的电场强度,减弱FN隧穿电流,提高栅介质可靠性。以解决相关技术中栅氧在高压场合下容易击穿导致可靠性的问题。

    MOS器件及其制备方法
    3.
    发明公开

    公开(公告)号:CN118866973A

    公开(公告)日:2024-10-29

    申请号:CN202411342996.4

    申请日:2024-09-25

    Abstract: 本申请公开了一种MOS器件及其制备方法,包括衬底以及在衬底的一侧具有漂移层,漂移层具有背离衬底的第一表面,源区结构设置在漂移层中且由第一表面指向衬底的方向延伸,源区结构包括第一注入区、第二注入区和多个第三注入区,第一注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸,第一注入区具有第一侧面和第二侧面,第二注入区分别与第一注入区的底面和第一侧面接触,第三注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸,且第三注入区与第二侧面接触,至少一个第三注入区的底面与漂移层接触,第一注入区具有第一掺杂类型,第二注入区和第三注入区具有第二掺杂类型。以解决相关技术中外接FRD导致的MOS器件可靠性较低的问题。

    MOS器件及其制备方法
    4.
    发明公开

    公开(公告)号:CN119069539A

    公开(公告)日:2024-12-03

    申请号:CN202411565557.X

    申请日:2024-11-05

    Abstract: 本申请公开了一种MOS器件及其制备方法,MOS器件包括:每个源区结构包括第一源区结构和第二源区结构,第一源区结构位于外延层背离衬底的一侧,第二源区结构位于外延层背离衬底的一侧,且第一源区结构背离衬底的一侧表面位于第二源区结构靠近衬底一侧的表面中;栅极结构的底面和第一侧面分别与源区结构接触;多个整流结构,整流结构至少部分位于外延层中,整流结构与源区结构接触,整流结构具有与外延层不同的掺杂类型,其中,多个整流结构在第一方向上间隔设置,第一方向平行于第一侧面。以解决相关技术中MOS器件采用外反向并联的二极管导致的增大尺寸和可靠性差,与无法满足不同耐压器件续航能力的问题。

    MOS器件及其制备方法
    5.
    发明公开

    公开(公告)号:CN119069536A

    公开(公告)日:2024-12-03

    申请号:CN202411565541.9

    申请日:2024-11-05

    Abstract: 本申请公开了一种MOS器件及其制备方法,该器件包括至少一个元胞结构,元胞结构包括:衬底;漂移层;第一源区结构和第二源区结构;隔离结构包括第一隔离层和多个第二隔离层,第二隔离层间隔的位于第一隔离层背离漂移层的一侧,每个第二隔离层中具有沿第一方向交替分布的第一掺杂层和第二掺杂层,相邻的任意两个第二隔离层的第一掺杂层具有不同的掺杂浓度,相邻的任意两个第二隔离层的第二掺杂层具有不同的掺杂浓度,第一方向为第二隔离层的延伸方向;栅极结构。在MOS管中形成了具有掺杂浓度不同的隔离结构,形成了耐静电击穿的不同单体隔离,以在不同适应场景下快速启用对应的抗静电单体,泄洪静电电流进而保护MOS器件。

    MOS器件及其制备方法
    6.
    发明授权

    公开(公告)号:CN118866974B

    公开(公告)日:2024-12-31

    申请号:CN202411343002.0

    申请日:2024-09-25

    Abstract: 本申请公开了一种MOS器件及其制备方法,MOS器件包括衬底以及在衬底上层叠设置的漂移层和多个源区,MOS器件还包括:栅氧层,栅氧层至少与源区接触,栅氧层包括在第一方向上交替设置的第一栅氧层和第二栅氧层,第一栅氧层和第二栅氧层包括不同的第一绝缘材料,第一方向平行于衬底与漂移层接触的表面。该MOS器件包括不同绝缘材料的第一栅氧层和第二栅氧层,第一栅氧层和第二栅氧层在平行于衬底与漂移层接触的表面上交替设置,采用常规的栅氧和高K介质材料替换单一的栅氧,提高耐击穿属性,降低介质层中的电场强度,减弱FN隧穿电流,提高栅介质可靠性。以解决相关技术中栅氧在高压场合下容易击穿导致可靠性的问题。

    MOS器件及其制备方法
    7.
    发明授权

    公开(公告)号:CN118866973B

    公开(公告)日:2024-12-31

    申请号:CN202411342996.4

    申请日:2024-09-25

    Abstract: 本申请公开了一种MOS器件及其制备方法,包括衬底以及在衬底的一侧具有漂移层,漂移层具有背离衬底的第一表面,源区结构设置在漂移层中且由第一表面指向衬底的方向延伸,源区结构包括第一注入区、第二注入区和多个第三注入区,第一注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸,第一注入区具有第一侧面和第二侧面,第二注入区分别与第一注入区的底面和第一侧面接触,第三注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸,且第三注入区与第二侧面接触,至少一个第三注入区的底面与漂移层接触,第一注入区具有第一掺杂类型,第二注入区和第三注入区具有第二掺杂类型。以解决相关技术中外接FRD导致的MOS器件可靠性较低的问题。

    一种测试片的制造方法及测试方法

    公开(公告)号:CN118692936A

    公开(公告)日:2024-09-24

    申请号:CN202410762141.0

    申请日:2024-06-13

    Abstract: 本发明提供了一种测试片的制造方法及测试方法,包括:在碳化硅晶圆上生长氧化层;剥除所述氧化层;在碳化硅晶圆上生长栅氧化层;在生长好的栅氧化层上沉积多晶硅层;对多晶硅层进行刻蚀,以形成凹槽,在凹槽的两侧形成测试部;去除碳化硅晶圆上背离所述测试部一侧的多晶硅层和所述氧化层,在所述碳化硅晶圆远离所述测试部的一面上制作金属电极,从而形成测试片,本发明的测试片的制造方法解决了碳化硅功率场效应管器件的栅氧化层性能不方便检测的技术问题。

Patent Agency Ranking