使用多重图案化制程的图案化线式特征的方法

    公开(公告)号:CN104867816B

    公开(公告)日:2018-07-13

    申请号:CN201510085028.4

    申请日:2015-02-16

    Abstract: 本案为一种使用多重图案化制程的图案化线式特征的方法,涉及识别用于使用在图案化线式特征的整体目标裁切掩模的图案,所述特征包括具有内、凹角的目标非矩形开口特征,将所述整体目标裁切掩模图案分解为第一以及第二次目标图案,其中所述第一次目标图案包含对应所述目标非矩形开口特征的第一部分、而非全部的第一矩形形状开口特征,以及所述第二次目标图案包含对应于所述目标非矩形开口特征的第二部分、而非全部的第二矩形形状开口特征,所述第一及第二开口与相邻内部、凹型角落重迭,并且产生对应于第一及第二次目标图案的第一以及第二掩模数据组,其中第一以及第二掩模数据组中的至少一者是基于所识别的接点至裁线端间距规则所产生。

    使用SADP技术制造电路布局的方法

    公开(公告)号:CN104462635B

    公开(公告)日:2017-03-29

    申请号:CN201410494410.6

    申请日:2014-09-24

    CPC classification number: G03F1/70 G03F7/70283 G03F7/70466

    Abstract: 本文揭露一种使用SADP技术制造电路布局的方法,其涉及验证整体图像布局中的多个特征,使用SADP程序无法分解该多个特征,其中,至少第一和第二相邻特征被要求为同色特征,减少该第一和该第二相邻特征间的间隔,以使该第一特征和该第二特征变为异色特征,从而使用该SADP程序可分解该多个特征,将该整体图像布局分解成芯棒屏蔽图像(mandrel mask)和块屏蔽(block mask)图像,以及产生对应于该芯棒屏蔽图像和该块屏蔽图像的屏蔽信息集合。

    用于经修改单元构造以及所产生元件的方法与设备

    公开(公告)号:CN104809262A

    公开(公告)日:2015-07-29

    申请号:CN201510035958.9

    申请日:2015-01-23

    CPC classification number: G06F17/5077

    Abstract: 本发明涉及用于经修改单元构造以及所产生元件的方法与设备,揭露一种用于经修改单元构造以及所产生元件的方法。实施例可包括决定用于集成电路(IC)设计中多个第一路径的第一垂直轨道间距,每一个第一路径具有第一宽度,决定IC设计中第二路径的第二垂直轨道间距,第二路径具有第二宽度,以及基于第一及第二垂直轨道间距,指定IC设计中单元垂直尺寸。

    产生待使用自对准双图型化程序绕线技术制造的电路布局的方法

    公开(公告)号:CN104517005B

    公开(公告)日:2018-05-25

    申请号:CN201410525042.7

    申请日:2014-10-08

    Abstract: 本文揭露一种产生待使用自对准双图型化程序绕线技术制造的电路布局的方法,该方法还含括产生一组心轴掩膜规则、阻隔掩膜规则、以及虚拟、软体式非心轴金属掩膜。本方法也包括建立一组其为心轴掩膜规则仿件的虚拟非心轴掩膜规则、基于心轴掩膜规则、阻隔掩膜规则及虚拟非心轴掩膜规则产生一组金属绕线设计规则、基于金属绕线设计规则产生电路绕线布局、将电路绕线布局分解成心轴掩膜图型及阻隔掩膜图型、产生对应于心轴掩膜图型的第一组掩膜资料、以及产生对应于阻隔掩膜图型的第二组掩膜资料。

    兼容无色M1绕线的双重图案化

    公开(公告)号:CN103714194B

    公开(公告)日:2017-03-01

    申请号:CN201310445431.4

    申请日:2013-09-26

    Abstract: 本发明揭露一种兼容无色M1绕线的双重图案化,其中,所揭露的是利用无色DPT M1绕线摆置进行电路设计时能维持高绕线效率并且保障目标图案的M1可分解性以及最终电路的方法。具体实施例包括:决定邻接IC中第一与第二单元的边界;决定第一单元中第一边脚面向第二单元中第二边脚的侧的一侧;决定第一边脚的该侧的至少一部分的第一垂直区段和第二边脚的该侧的至少一部分的第二垂直区段;指定介于第一垂直区段与边界间的区域作为绕线区的第一部分;以及指定介于第二垂直区段与边界间的区域作为绕线区的第二部分。

    产生待使用自对准双图型化程序绕线技术制造的电路布局的方法

    公开(公告)号:CN104517005A

    公开(公告)日:2015-04-15

    申请号:CN201410525042.7

    申请日:2014-10-08

    Abstract: 本文揭露一种产生待使用自对准双图型化程序绕线技术制造的电路布局的方法,该方法还含括产生一组心轴掩膜规则、阻隔掩膜规则、以及虚拟、软体式非心轴金属掩膜。本方法也包括建立一组其为心轴掩膜规则仿件的虚拟非心轴掩膜规则、基于心轴掩膜规则、阻隔掩膜规则及虚拟非心轴掩膜规则产生一组金属绕线设计规则、基于金属绕线设计规则产生电路绕线布局、将电路绕线布局分解成心轴掩膜图型及阻隔掩膜图型、产生对应于心轴掩膜图型的第一组掩膜资料、以及产生对应于阻隔掩膜图型的第二组掩膜资料。

Patent Agency Ranking