公开(公告)号：CN105977159B

公开(公告)日：2019-05-21

申请号：CN201610140775.8

申请日：2016-03-11

Applicant: 格罗方德半导体公司

Inventor： A·C·魏 ,  G·布赫

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823807 ,  H01L21/823821 ,  H01L21/823864 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

Abstract: 本发明涉及一种用于鳍片上受限于间隔件的外延成长材料的罩盖层，其一种方法，包括在半导体衬底中形成至少一个鳍片。鳍片间隔件形成在该至少一个鳍片的至少第一部分上。该鳍片间隔件具有上表面。该至少一个鳍片被凹陷，从而定义出具有凹陷上表面的凹陷鳍片，该凹陷上表面的高度低于该鳍片间隔件的该上表面。第一外延材料形成在该凹陷鳍片上。该第一外延材料的横向延伸受到该鳍片间隔件限制。罩盖层形成在该第一外延材料上。移除该鳍片间隔件。该罩盖层在该鳍片间隔件的移除期间保护该第一外延材料。

公开(公告)号：CN104979279A

公开(公告)日：2015-10-14

申请号：CN201510162184.6

申请日：2015-04-07

Applicant: 格罗方德半导体公司

Inventor： A·C-H·魏 ,  G·布赫 ,  M·A·扎勒斯基 ,  T·G·尼奥吉 ,  J·E·史蒂芬斯 ,  桂宗郁 ,  J·曾

IPC: H01L21/768

CPC classification number: H01L27/088 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28568 ,  H01L21/76834 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823475 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53257 ,  H01L23/5329 ,  H01L27/092 ,  H01L29/41725 ,  H01L29/41758 ,  H01L29/66462 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及二维自对准的晶体管接触，其中，本发明的具体实施例提供改良型半导体结构及制造方法，其提供二维自对准的晶体管接触。使用的是两个各由不同材料构成的不同覆盖层。这两个覆盖层互为可选择性蚀刻。一覆盖层用于栅极覆盖，而另一覆盖层用于源极/漏极覆盖。选择性蚀刻程序使所需的栅极和源极/漏极敞开，而阻隔掩模则用于覆盖并非连接架构任何部分的元件。金属化线件(层件)经沉积而与敞开的元件接触，以在两者之间提供电连接性。

公开(公告)号：CN104979279B

公开(公告)日：2018-07-03

申请号：CN201510162184.6

申请日：2015-04-07

Applicant: 格罗方德半导体公司

Inventor： A·C-H·魏 ,  G·布赫 ,  M·A·扎勒斯基 ,  T·G·尼奥吉 ,  J·E·史蒂芬斯 ,  桂宗郁 ,  J·曾

IPC: H01L21/768

CPC classification number: H01L27/088 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28568 ,  H01L21/76834 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823475 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53257 ,  H01L23/5329 ,  H01L27/092 ,  H01L29/41725 ,  H01L29/41758 ,  H01L29/66462 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及二维自对准的晶体管接触，其中，本发明的具体实施例提供改良型半导体结构及制造方法，其提供二维自对准的晶体管接触。使用的是两个各由不同材料构成的不同覆盖层。这两个覆盖层互为可选择性蚀刻。一覆盖层用于栅极覆盖，而另一覆盖层用于源极/漏极覆盖。选择性蚀刻程序使所需的栅极和源极/漏极敞开，而阻隔掩模则用于覆盖并非连接架构任何部分的元件。金属化线件(层件)经沉积而与敞开的元件接触，以在两者之间提供电连接性。

公开(公告)号：CN105023947A

公开(公告)日：2015-11-04

申请号：CN201510208212.3

申请日：2015-04-28

Applicant: 格罗方德半导体公司

Inventor： G·布赫 ,  A·C-H·魏

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/161 ,  H01L23/4824 ,  H01L29/16 ,  H01L2924/0002 ,  H01L29/785 ,  H01L29/1033 ,  H01L29/4238 ,  H01L2924/00

Abstract: 本发明的实施例提供具有低电阻栅极结构的多鳍片鳍式场效晶体管(finFET)。金属化线形成平行于栅极，且多个接点形成于鳍片上方，以连接该金属化线至该栅极。该金属化线提供减少的栅极电阻，使得能使用较少晶体管来提供输入-输出(IO)功能，从而提供省下的空间而能够增加电路密度。

公开(公告)号：CN105023947B

公开(公告)日：2018-04-17

申请号：CN201510208212.3

申请日：2015-04-28

Applicant: 格罗方德半导体公司

Inventor： G·布赫 ,  A·C-H·魏

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/161 ,  H01L23/4824 ,  H01L29/16 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的实施例提供具有低电阻栅极结构的多鳍片鳍式场效晶体管(finFET)。金属化线形成平行于栅极，且多个接点形成于鳍片上方，以连接该金属化线至该栅极。该金属化线提供减少的栅极电阻，使得能使用较少晶体管来提供输入‑输出(IO)功能，从而提供省下的空间而能够增加电路密度。

公开(公告)号：CN105977159A

公开(公告)日：2016-09-28

申请号：CN201610140775.8

申请日：2016-03-11

Applicant: 格罗方德半导体公司

Inventor： A·C·魏 ,  G·布赫

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823807 ,  H01L21/823821 ,  H01L21/823864 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/66484 ,  H01L29/6653 ,  H01L29/66553 ,  H01L29/7855

Abstract: 本发明涉及一种用于鳍片上受限于间隔件的外延成长材料的罩盖层，其一种方法，包括在半导体衬底中形成至少一个鳍片。鳍片间隔件形成在该至少一个鳍片的至少第一部分上。该鳍片间隔件具有上表面。该至少一个鳍片被凹陷，从而定义出具有凹陷上表面的凹陷鳍片，该凹陷上表面的高度低于该鳍片间隔件的该上表面。第一外延材料形成在该凹陷鳍片上。该第一外延材料的横向延伸受到该鳍片间隔件限制。罩盖层形成在该第一外延材料上。移除该鳍片间隔件。该罩盖层在该鳍片间隔件的移除期间保护该第一外延材料。