公开(公告)号：CN101431076A

公开(公告)日：2009-05-13

申请号：CN200810170455.2

申请日：2008-11-06

Applicant: 株式会社电装

Inventor： 赤木望 ,  山口仁 ,  藤井哲夫

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/76

Abstract: 公开了一种半导体设备。所述半导体设备包括具有彼此相对的第一表面(10a)和第二表面(10b)的半导体衬底(10)。所述半导体设备还包括其中每一个都具有一对分别位于半导体衬底(10)的第一和第二表面(10a，10b)上的电极(18a，18b，21，21a，21b)的多个双－面电极元件(50，50a，50b)。电流在所述第一和第二电极(18a，18b，21，21a，21b)之间流动。每一双－面电极元件(50，50a，50b)具有位于所述半导体衬底(10)内的PN柱形区域(13)。所述半导体设备还包括包围所述多个双－面电极元件(50，50a，50b)中的每一个的绝缘沟槽(30)，所述绝缘沟槽(30)使所述多个双－面电极元件(50，50a，50b)相互绝缘并隔离。

公开(公告)号：CN104157685B

公开(公告)日：2018-01-16

申请号：CN201410381270.1

申请日：2011-07-27

Applicant: 株式会社电装

Inventor： 西角拓高 ,  山本刚 ,  水野祥司 ,  住友正清 ,  藤井哲夫 ,  榊原纯 ,  山口仁 ,  服部佳晋 ,  田口理惠 ,  桑原诚

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/40 ,  H01L29/423 ,  H01L29/10 ,  H01L29/49 ,  H01L21/336

Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。

公开(公告)号：CN1945796A

公开(公告)日：2007-04-11

申请号：CN200610137580.4

申请日：2006-09-29

Applicant: 株式会社上睦可 ,  株式会社电装

Inventor： 野上彰二 ,  山冈智则 ,  山内庄一 ,  山口仁 ,  柴田巧

IPC: H01L21/205

CPC classification number: C30B25/165 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/0634

Abstract: 在具有外延膜的沟渠的开口处抑制封闭并由此改善沟渠中的填充形态。一种半导体衬底的制造方法包括在硅衬底13的表面上生长外延层11的步骤，在该外延层11中形成沟渠14的步骤，和用外延膜12填充沟渠14的内部的步骤，其中在用外延膜填充沟渠的内部中流通作为材料气体的通过将类卤基混合入硅源气体制造的混合气体，当类卤基气体的标准流速定义为Xslm和将通过流通硅源气体形成的外延膜的薄膜形成速度定义为Yμm/min时，在当沟渠的纵横比小于10的情况下，满足表达式Y＜0.2X+0.10，在沟渠的纵横比在10和小于20之间的情况下，满足表达式Y＜0.2X+0.05，在沟渠的纵横比是20或者更大的情况下，满足表达式Y＜0.2X。

公开(公告)号：CN1866538A

公开(公告)日：2006-11-22

申请号：CN200610081886.2

申请日：2006-05-17

Applicant: 株式会社上睦可 ,  株式会社电装

Inventor： 野上彰二 ,  山冈智则 ,  山内庄一 ,  山口仁

IPC: H01L29/02 ,  H01L21/20

CPC classification number: H01L29/861 ,  H01L29/0634 ,  H01L29/6609

Abstract: 为了在半导体衬底上形成超级结结构后抑制电荷平衡的恶化和维持良好的耐压特性，在衬底主体的表面上以预定间隔分别形成多个柱状第一外延层(11)，并在该多个第一外延层之间的沟槽中分别形成多个第二外延层(12)。平行于衬底主体的表面的表面中的第一外延层中所包括的掺杂剂的浓度分布被配置为与平行于衬底主体的表面的表面中的第二外延层中所包括的掺杂剂的浓度分布相匹配。

公开(公告)号：CN1823421A

公开(公告)日：2006-08-23

申请号：CN200480020035.6

申请日：2004-08-20

Applicant: 株式会社电装

Inventor： 山内庄一 ,  山口仁 ,  铃木隆司 ,  中岛京子

IPC: H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/7813

Abstract: 一种具有超连接结构的垂直型MOSFET装置，其中N型柱形区和P型柱形区交替排列。从有源区的终端与柱形区的终端之间的距离方面看，该柱形区的终端设置在这样的位置上，以使得其与有源区终端分离的距离可由相应于柱形区的深度的距离减去N型柱形区的宽度的一半获得。因此，防止了电场集中在面对柱形结构的窄边区的特定部分上，从而提高了垂直型MOSFET的击穿电压。

公开(公告)号：CN104157685A

公开(公告)日：2014-11-19

申请号：CN201410381270.1

申请日：2011-07-27

Applicant: 株式会社电装

Inventor： 西角拓高 ,  山本刚 ,  水野祥司 ,  住友正清 ,  藤井哲夫 ,  榊原纯 ,  山口仁 ,  服部佳晋 ,  田口理惠 ,  桑原诚

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/40 ,  H01L29/423 ,  H01L29/10 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L29/407 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/4983 ,  H01L29/66734 ,  H01L29/7391 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/7805 ,  H01L29/7813 ,  H01L29/7819 ,  H01L29/7825 ,  H01L29/7831 ,  H01L29/861 ,  H01L2924/0002 ,  H02M7/003 ,  H01L2924/00

Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。

公开(公告)号：CN104157648A

公开(公告)日：2014-11-19

申请号：CN201410381254.2

申请日：2011-07-27

Applicant: 株式会社电装

Inventor： 西角拓高 ,  山本刚 ,  水野祥司 ,  住友正清 ,  藤井哲夫 ,  榊原纯 ,  山口仁 ,  服部佳晋 ,  田口理惠 ,  桑原诚

IPC: H01L27/06 ,  H01L29/06

Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。

公开(公告)号：CN1823421B

公开(公告)日：2010-04-28

申请号：CN200480020035.6

申请日：2004-08-20

Applicant: 株式会社电装

Inventor： 山内庄一 ,  山口仁 ,  铃木隆司 ,  中岛京子

IPC: H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/7813

Abstract: 一种具有超连接结构的垂直型MOSFET装置，其中N型柱形区和P型柱形区交替排列。从有源区的终端与柱形区的终端之间的距离方面看，该柱形区的终端设置在这样的位置上，以使得其与有源区终端分离的距离可由相应于柱形区的深度的距离减去N型柱形区的宽度的一半获得。因此，防止了电场集中在面对柱形结构的窄边区的特定部分上，从而提高了垂直型MOSFET的击穿电压。

公开(公告)号：CN100487915C

公开(公告)日：2009-05-13

申请号：CN200510099425.3

申请日：2005-08-31

Applicant: 株式会社电装

Inventor： 山口仁 ,  牧野友厚 ,  服部佳晋 ,  冈田京子

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/41741 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体器件包括：中心区域(12)；周边区域(14，26a，26b)；和半导体层(26)，它包括多对具有第一杂质量的第一区域(25、25a、25b)和具有第二杂质量的第二区域(27、27a、27b)。第一和第二区域(25、25a、25b、27、27a、27b)在平面内交替排列。周边区域(14、26a、26b)包括最外周边对以及最内周边对(25a、25b、27a、27b)。最外周边对(25b、27b)在第二杂质量和第一杂质量之间具有差值(126b)，该差值(126b)小于周边区域(14、26a、26b)中的最大差值(126a)。最内周边对(25a、27a)在第二杂质量和第一杂质量之间具有差值(126a)，该差值(126a)大于中心区域(12)中的差值(112)。

公开(公告)号：CN1744329A

公开(公告)日：2006-03-08

申请号：CN200510099425.3

申请日：2005-08-31

Applicant: 株式会社电装

Inventor： 山口仁 ,  牧野友厚 ,  服部佳晋 ,  冈田京子

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/41741 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体器件包括：中心区域(12)；周边区域(14，26a，26b)；和半导体层(26)，它包括多对具有第一杂质量的第一区域(25、25a、25b)和具有第二杂质量的第二区域(27、27a、27b)。第一和第二区域(25、25a、25b、27、27a、27b)在平面内交替排列。周边区域(14、26a、26b)包括最外周边对以及最内周边对(25a、25b、27a、27b)。最外周边对(25b、27b)在第二杂质量和第一杂质量之间具有差值(126b)，该差值(126b)小于周边区域(14、26a、26b)中的最大差值(126a)。最内周边对(25a、27a)在第二杂质量和第一杂质量之间具有差值(126a)，该差值(126a)大于中心区域(12)中的差值(112)。