半导体器件的制造方法
    1.
    发明公开

    公开(公告)号:CN1574393A

    公开(公告)日:2005-02-02

    申请号:CN200410047239.0

    申请日:2004-05-28

    Abstract: 一种半导体器件的制造方法,包括形成pn柱,由此pn柱设计为在一部分半导体衬底内具有条形形状,并且在要形成具有相同结构的多个半导体器件的区域上的衬底表面上,pn柱具有p导电类型和n导电类型的重复图形,在设置有重复图形的区域中形成具有相同结构的多个半导体器件的其余组成部件,而pn柱作为每个半导体器件的组成部件的一部分,以及在形成有相同结构的多个半导体器件的区域中将各半导体器件切割成单个半导体器件芯片。

    垂直型半导体装置
    2.
    发明授权

    公开(公告)号:CN1823421B

    公开(公告)日:2010-04-28

    申请号:CN200480020035.6

    申请日:2004-08-20

    CPC classification number: H01L29/7811 H01L29/0634 H01L29/7813

    Abstract: 一种具有超连接结构的垂直型MOSFET装置,其中N型柱形区和P型柱形区交替排列。从有源区的终端与柱形区的终端之间的距离方面看,该柱形区的终端设置在这样的位置上,以使得其与有源区终端分离的距离可由相应于柱形区的深度的距离减去N型柱形区的宽度的一半获得。因此,防止了电场集中在面对柱形结构的窄边区的特定部分上,从而提高了垂直型MOSFET的击穿电压。

    垂直型半导体装置
    3.
    发明公开

    公开(公告)号:CN1823421A

    公开(公告)日:2006-08-23

    申请号:CN200480020035.6

    申请日:2004-08-20

    CPC classification number: H01L29/7811 H01L29/0634 H01L29/7813

    Abstract: 一种具有超连接结构的垂直型MOSFET装置,其中N型柱形区和P型柱形区交替排列。从有源区的终端与柱形区的终端之间的距离方面看,该柱形区的终端设置在这样的位置上,以使得其与有源区终端分离的距离可由相应于柱形区的深度的距离减去N型柱形区的宽度的一半获得。因此,防止了电场集中在面对柱形结构的窄边区的特定部分上,从而提高了垂直型MOSFET的击穿电压。

Patent Agency Ranking