公开(公告)号：CN101207120A

公开(公告)日：2008-06-25

申请号：CN200710186825.7

申请日：2007-11-22

Applicant: 株式会社瑞萨科技

Inventor： 小松成亘 ,  长田健一 ,  山冈雅 ,  石桥孝一郎

IPC: H01L27/02 ,  H01L27/12 ,  H03K19/0948 ,  G11C11/417

CPC classification number: H01L27/092 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/1203 ,  H03K19/0027 ,  H03K19/00315

Abstract: 本发明提供一种半导体集成电路及其制造方法。既能实现高制造成品率又能以小的开销补偿MOS晶体管的阈值电压的标准离差。半导体集成电路(Chip)，包含在有源模式期间处理输入信号In的CMOS电路(Core)、控制开关(Cnt_SW)、以及控制存储器(Cnt_MM)。控制开关(Cnt_SW)，分别向CMOS电路的PMOS(Qp1)的N阱(N_Well)和NMOS(Qn1)的P阱(P_Well)供给PMOS衬底偏压(Vbp)和NMOS衬底偏压(Vbn)。控制存储器(Cnt_MM)存储指示至少在上述有源模式期间是否从上述控制开关分别向上述CMOS电路的上述PMOS的上述N阱和上述NMOS的上述P阱供给上述PMOS衬底偏压和上述NMOS衬底偏压的控制信息(Cnt_Sg)。

公开(公告)号：CN101853698A

公开(公告)日：2010-10-06

申请号：CN201010157113.4

申请日：2006-05-23

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二 ,  大林茂树 ,  牧野博之 ,  石桥孝一郎 ,  筱原寻史

IPC: G11C11/413

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C11/412

Abstract: 本发明提供一种半导体装置。按每个存储器单元列配置单元电源线(PVL0-PVLn)，根据对应列的位线(BL0、/BL0-BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。

公开(公告)号：CN1870175A

公开(公告)日：2006-11-29

申请号：CN200610084114.4

申请日：2006-05-23

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二 ,  大林茂树 ,  牧野博之 ,  石桥孝一郎 ,  筱原寻史

IPC: G11C11/416 ,  G11C11/419 ,  G11C11/413

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C11/412

Abstract: 按每个存储器单元列配置单元电源线(PVL0－PVLn)，根据对应列的位线(BL0、/BL0－BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。

公开(公告)号：CN1870175B

公开(公告)日：2010-06-09

申请号：CN200610084114.4

申请日：2006-05-23

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二 ,  大林茂树 ,  牧野博之 ,  石桥孝一郎 ,  筱原寻史

IPC: G11C11/416 ,  G11C11/419 ,  G11C11/413

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C11/412

Abstract: 按每个存储器单元列配置单元电源线(PVL0-PVLn)，根据对应列的位线(BL0、/BL0-BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。

公开(公告)号：CN101185162A

公开(公告)日：2008-05-21

申请号：CN200580049934.3

申请日：2005-04-21

Applicant: 株式会社瑞萨科技

Inventor： 佐佐木敏夫 ,  安义彦 ,  森凉 ,  石桥孝一郎 ,  菅野雄介

IPC: H01L21/822 ,  H01L21/82 ,  H01L27/04 ,  H03K19/00 ,  H03K19/003

CPC classification number: H01L27/0207 ,  H01L27/11803

Abstract: 其目的在于谋求电源切断区的合理化。设置排列多个核心单元而构成的单元区域和与各上述单元区域相对应而配置的电源开关，分别以上述核心单元为单位形成多个电源切断区，在各上述电源切断区可通过与其对应的上述电源开关来切断电源。据此，能以上述核心单元为单位详细设定电源切断区，从而实现电源切断区的合理化。通过电源切断区的合理化来降低待机时的消耗电流。