公开(公告)号：CN101295735A

公开(公告)日：2008-10-29

申请号：CN200810095311.5

申请日：2008-04-25

Applicant: 株式会社瑞萨科技

Inventor： 石丸哲也 ,  岛本泰洋 ,  峰利之 ,  青木康伸 ,  鸟羽功一 ,  安井感

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L29/42344 ,  H01L29/513 ,  H01L29/66833

Abstract: 本发明提供一种使数据保持特性提高的非易失性半导体存储器件。在通过热载流子注入来进行写入或者擦除的存储单元中，包括作为由电荷蓄积部的氮化硅膜(SIN)、位于其上下的氧化膜(BOTOX)、(TOPOX)的层叠膜构成的ONO膜；其上部的存储器栅电极(MG)；源极区域(MS)以及漏极区域(MD)，使包含在氮化硅膜(SIN)中的N－H键和Si－H键的总密度为5×1020cm－3以下。

公开(公告)号：CN1713387A

公开(公告)日：2005-12-28

申请号：CN200510078192.9

申请日：2005-06-16

Applicant: 株式会社瑞萨科技

Inventor： 石井智之 ,  峰利之 ,  佐野聪明 ,  龟代典史

IPC: H01L27/105 ,  G11C11/34

CPC classification number: H01L27/105 ,  G11C11/405 ,  G11C2207/104 ,  H01L21/823456 ,  H01L21/823462 ,  H01L27/1052 ,  H01L27/11 ,  H01L27/1116

Abstract: 提供一种半导体存储器件。随着微细化的推进，尽管需求代替SRAM的半导体存储器，而课题是使与逻辑晶体管的工艺兼容性和低成本并存的半导体存储器的实现方法。本发明是在一种同一芯片内具有逻辑部和存储部的半导体器件中，存储部的单位存储单元至少具有两个晶体管，上述一个晶体管是进行存储电荷的存取的写入晶体管，上述另一个晶体管是依赖通过上述写入晶体管存取的存储电荷量来改变其源漏之间的导电性的读取晶体管，在上述读取晶体管中使用比逻辑部的晶体管更厚的栅绝缘膜，其特征在于，在上述读取晶体管中使用与逻辑部相同的扩散层结构。

公开(公告)号：CN1933178A

公开(公告)日：2007-03-21

申请号：CN200610108919.8

申请日：2006-07-28

Applicant: 株式会社瑞萨科技

Inventor： 佐野聪明 ,  石井智之 ,  龟代典史 ,  峰利之

IPC: H01L29/78 ,  H01L27/11

CPC classification number: H01L27/115 ,  H01L27/11 ,  H01L27/11517 ,  H01L27/1203 ,  H01L29/41783 ,  H01L29/78

Abstract: 本发明提供一种半导体器件，在增益单元结构的存储单元中，能实现稳定的读出动作。本发明的半导体器件包括写入晶体管(Qw)，其具有：形成在绝缘层(6)上的源极(2)和漏极(3)；沟道(4)，由半导体构成，形成在绝缘层(6)上、并形成在源极(2)和漏极(3)之间；以及栅极(1)，形成在绝缘层(6)的上部、并形成在源极(2)和漏极(3)之间，与沟道(4)隔着栅极绝缘膜(5)而电绝缘，并控制沟道(4)的电位。沟道(4)在源极(2)和漏极(3)的侧面将源极(2)和漏极(3)电连接。

公开(公告)号：CN100474592C

公开(公告)日：2009-04-01

申请号：CN200510078192.9

申请日：2005-06-16

Applicant: 株式会社瑞萨科技

Inventor： 石井智之 ,  峰利之 ,  佐野聪明 ,  龟代典史

IPC: H01L27/105 ,  G11C11/34

CPC classification number: H01L27/105 ,  G11C11/405 ,  G11C2207/104 ,  H01L21/823456 ,  H01L21/823462 ,  H01L27/1052 ,  H01L27/11 ,  H01L27/1116

Abstract: 提供一种半导体存储器件。随着微细化的推进，尽管需求代替SRAM的半导体存储器，而课题是使与逻辑晶体管的工艺兼容性和低成本并存的半导体存储器的实现方法。本发明是在一种同一芯片内具有逻辑部和存储部的半导体器件中，存储部的单位存储单元至少具有两个晶体管，上述一个晶体管是进行存储电荷的存取的写入晶体管，上述另一个晶体管是依赖通过上述写入晶体管存取的存储电荷量来改变其源漏之间的导电性的读取晶体管，在上述读取晶体管中使用比逻辑部的晶体管更厚的栅绝缘膜，其特征在于，在上述读取晶体管中使用与逻辑部相同的扩散层结构。

公开(公告)号：CN101388416A

公开(公告)日：2009-03-18

申请号：CN200810144935.1

申请日：2008-08-07

Applicant: 株式会社瑞萨科技

Inventor： 滨村浩孝 ,  柳至 ,  峰利之

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/4234 ,  H01L29/40114 ,  H01L29/66825 ,  H01L29/792

Abstract: 本发明提供一种非易失性半导体存储装置及其制造方法的技术，该技术能够通过抑制金属氧化膜和夹持其上下的绝缘膜的相互扩散，提高使用金属氧化膜作为电荷蓄积膜的非易失性存储单元的电荷保持特性。存储单元MC1具有的电荷保持用绝缘膜4由从半导体衬底1的沟道区域侧依次形成下部绝缘膜4a、由金属氧化膜构成的电荷蓄积膜4c、及上部绝缘膜4e得到的层合膜构成，通过对下部绝缘膜4a进行等离子体氮化处理，在下部绝缘膜4a中的上表面侧形成氮浓度为1原子％以上且具有峰值的氮化区域4b，该氮化区域4b的厚度为0.5nm以上、1.5nm以下。

公开(公告)号：CN100334708C

公开(公告)日：2007-08-29

申请号：CN200410030958.1

申请日：2004-04-01

Applicant: 株式会社瑞萨科技

Inventor： 安井感 ,  峰利之 ,  后藤康 ,  横山夏树

IPC: H01L21/762 ,  H01L29/78

CPC classification number: H01L21/76224 ,  Y10S438/907

Abstract: 一种半导体器件的制造方法，能实现容易控制氮化硅膜衬板构造的元件隔离槽的形成方法，并使元件微细化的同时，降低在元件隔离槽内发生的应力。本发明的元件隔离槽的形成方法，在硅衬底(1)上形成的槽(2a)的内壁淀积氮化硅膜衬板(14)后，使已填充到槽(2a)内部的第1填埋绝缘膜(17)的上表面向下方后退，并使氮化硅膜衬板(14)的上端部露出来。其次，在使氮化硅膜衬板(14)的露出部分转化成氧化硅膜(14a)等非氮化硅系绝缘膜后，在第1填埋绝缘膜(17)的上部淀积第2填埋绝缘膜(18)，使其表面平坦化。

公开(公告)号：CN1655357A

公开(公告)日：2005-08-17

申请号：CN200410082115.6

申请日：2004-12-17

Applicant: 株式会社瑞萨科技

Inventor： 石井智之 ,  峰利之 ,  笹子佳孝 ,  长部太郎

IPC: H01L27/10 ,  H01L21/8239

CPC classification number: H01L27/11568 ,  B82Y10/00 ,  G11C16/0475 ,  G11C16/0491 ,  H01L27/115 ,  H01L27/11521

Abstract: 在将半导体衬底表面的反型层作为数据线利用的非易失性半导体存储装置中，可兼顾存储单元间特性离散的降低和位成本的降低。在p型阱3内经氧化硅膜4以被埋入的形态形成多个辅助电极A(An、An+1)，在硅衬底表面1a上形成的氧化硅膜(隧道绝缘膜)5的上部紧密地形成存储信息的平均粒径约为6nm的互不接触的硅微小结晶粒6，进而在与辅助电极A实质上垂直的方向上形成多条字线W，使字线W的间隔小于等于字线W的宽度(栅长)的1/2。由此，由于可将辅助电极A的侧面的反型层作为局部数据线来使用，故可降低电阻，此外，可降低存储器矩阵内的存储单元的特性离散。

公开(公告)号：CN1534758A

公开(公告)日：2004-10-06

申请号：CN200410030958.1

申请日：2004-04-01

Applicant: 株式会社瑞萨科技

Inventor： 安井感 ,  峰利之 ,  后藤康 ,  横山夏树

IPC: H01L21/76

CPC classification number: H01L21/76224 ,  Y10S438/907

Abstract: 一种半导体器件的制造方法，能实现容易控制氮化硅膜衬板构造的元件隔离槽的形成方法，并使元件微细化的同时，降低在元件隔离槽内发生的应力。本发明的元件隔离槽的形成方法，在硅衬底(1)上形成的槽(2a)的内壁淀积氮化硅膜衬板(14)后，使已填充到槽(2a)内部的第1填埋绝缘膜(17)的上表面向下方后退，并使氮化硅膜衬板(14)的上端部露出来。其次，在使氮化硅膜衬板(14)的露出部分转化成氧化硅膜(14a)等非氮化硅系绝缘膜后，在第1填埋绝缘膜(17)的上部淀积第2填埋绝缘膜(18)，使其表面平坦化。

公开(公告)号：CN101295735B

公开(公告)日：2010-09-08

申请号：CN200810095311.5

申请日：2008-04-25

Applicant: 株式会社瑞萨科技

Inventor： 石丸哲也 ,  岛本泰洋 ,  峰利之 ,  青木康伸 ,  鸟羽功一 ,  安井感

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L29/42344 ,  H01L29/513 ,  H01L29/66833

Abstract: 本发明提供一种使数据保持特性提高的非易失性半导体存储器件。在通过热载流子注入来进行写入或者擦除的存储单元中，包括作为由电荷蓄积部的氮化硅膜(SIN)、位于其上下的氧化膜(BOTOX)、(TOPOX)的层叠膜构成的ONO膜；其上部的存储器栅电极(MG)；源极区域(MS)以及漏极区域(MD)，使包含在氮化硅膜(SIN)中的N-H键和Si-H键的总密度为5×1020cm-3以下。

公开(公告)号：CN101373775A

公开(公告)日：2009-02-25

申请号：CN200810210991.0

申请日：2008-08-20

Applicant: 株式会社瑞萨科技

Inventor： 石丸哲也 ,  川岛祥之 ,  岛本泰洋 ,  安井感 ,  有金刚 ,  峰利之

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供一种半导体存储器件，在包含选择用nMIS(Qnc)和在选择用nMIS(Qnc)的侧面隔着绝缘膜(6b)、(6t)和电荷存储层(CSL)形成的存储用nMIS(Qnm)的存储单元(MC1)中，将选择栅电极(CG)的栅极长度方向端部之下的栅极绝缘膜(4)的厚度形成得比栅极长度方向中央部之下的栅极绝缘膜(4)的厚度厚，并将位于选择栅电极(CG)和电荷存储层(CSL)之间、且最靠近半导体衬底(1)的下层绝缘膜(6b)的厚度形成为位于半导体衬底(1)和电荷存储层(CSL)之间的下层绝缘膜(6b)的厚度的1.5倍以下。能够在分割栅型MONOS存储单元中提高采用SSI方式进行写入时的抗干扰性。