公开(公告)号：CN101373775A

公开(公告)日：2009-02-25

申请号：CN200810210991.0

申请日：2008-08-20

Applicant: 株式会社瑞萨科技

Inventor： 石丸哲也 ,  川岛祥之 ,  岛本泰洋 ,  安井感 ,  有金刚 ,  峰利之

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供一种半导体存储器件，在包含选择用nMIS(Qnc)和在选择用nMIS(Qnc)的侧面隔着绝缘膜(6b)、(6t)和电荷存储层(CSL)形成的存储用nMIS(Qnm)的存储单元(MC1)中，将选择栅电极(CG)的栅极长度方向端部之下的栅极绝缘膜(4)的厚度形成得比栅极长度方向中央部之下的栅极绝缘膜(4)的厚度厚，并将位于选择栅电极(CG)和电荷存储层(CSL)之间、且最靠近半导体衬底(1)的下层绝缘膜(6b)的厚度形成为位于半导体衬底(1)和电荷存储层(CSL)之间的下层绝缘膜(6b)的厚度的1.5倍以下。能够在分割栅型MONOS存储单元中提高采用SSI方式进行写入时的抗干扰性。

公开(公告)号：CN1755934A

公开(公告)日：2006-04-05

申请号：CN200510082800.3

申请日：2005-07-07

Applicant: 株式会社瑞萨科技

Inventor： 伊藤文俊 ,  川岛祥之 ,  坂井健志 ,  石井泰之 ,  金丸恭弘 ,  桥本孝司 ,  水野真 ,  奥山幸祐 ,  真边由起子

IPC: H01L27/115 ,  G11C16/02

CPC classification number: H01L27/11568 ,  G11C16/0466 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792

Abstract: 提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。

公开(公告)号：CN101051641A

公开(公告)日：2007-10-10

申请号：CN200710092267.8

申请日：2007-04-03

Applicant: 株式会社瑞萨科技

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  齐藤健太郎 ,  松井俊一 ,  桥本孝司 ,  奥山幸祐

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7885

Abstract: 公开一种具有非易失存储器的半导体器件，其干扰缺陷能得到减少或防止。非易失存储器的存储单元具有存储栅电极，该存储栅电极通过用于电荷存储的绝缘膜而在半导体衬底的主表面上方形成。在存储栅电极的侧面上形成第一侧壁，并且在第一侧壁的侧面处形成第二侧壁。在存储单元中源极的n+型半导体区域的上表面上形成硅化层，其在存储栅电极MG侧上的端部分由第二侧壁限定。

公开(公告)号：CN100552957C

公开(公告)日：2009-10-21

申请号：CN200510082800.3

申请日：2005-07-07

Applicant: 株式会社瑞萨科技

Inventor： 伊藤文俊 ,  川岛祥之 ,  坂井健志 ,  石井泰之 ,  金丸恭弘 ,  桥本孝司 ,  水野真 ,  奥山幸祐 ,  真边由起子

IPC: H01L27/115 ,  G11C16/02

CPC classification number: H01L27/11568 ,  G11C16/0466 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792

Abstract: 提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。

公开(公告)号：CN101051652A

公开(公告)日：2007-10-10

申请号：CN200710092268.2

申请日：2007-04-03

Applicant: 株式会社瑞萨科技

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  桥本孝司

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328

Abstract: 提供了一种半导体器件，其在半导体衬底上方具有彼此接近并构成非易失性存储器的控制栅电极和存储栅电极。存储栅电极的高度低于控制栅栅电极的高度。金属硅化物膜形成在控制栅电极的上表面上方，但不形成在存储栅电极的上表面上方。存储栅电极在其上表面上方具有由氧化硅制成的侧壁绝缘膜。该侧壁绝缘膜在用于在存储栅电极和控制栅电极的侧壁上方形成相应侧壁绝缘膜的同一步骤中形成。本发明使得可以提高具有非易失性存储器的半导体器件的产品成品率和性能。

公开(公告)号：CN101071815A

公开(公告)日：2007-11-14

申请号：CN200710102223.9

申请日：2007-04-27

Applicant: 株式会社瑞萨科技

Inventor： 石井泰之 ,  桥本孝司 ,  川岛祥之 ,  鸟羽功一 ,  町田悟 ,  片山弘造 ,  齐藤健太郎 ,  松井俊一

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/115 ,  H01L21/823462 ,  H01L27/0629 ,  H01L27/0922 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/11568 ,  H01L29/6653

Abstract: 一种半导体器件，其包括具有控制栅极和存储栅极的分离栅极型存储单元、低耐压MISFET和高耐压MISFET，其中可以抑制存储单元的阈值电压的变化。控制栅极的栅极绝缘膜比高耐压MISFET的栅极绝缘膜薄，控制栅极比低耐压MISFET的栅电极14厚，且存储栅极的厚度与存储栅极的栅长度的比大于1。控制栅极和栅电极15形成为包括电极材料膜8A和电极材料层8B的多层结构，且栅电极14为与控制栅极的电极材料膜8A同时形成的单层结构。