公开(公告)号：CN101312215A

公开(公告)日：2008-11-26

申请号：CN200810099325.4

申请日：2008-05-21

Applicant: 株式会社瑞萨科技

Inventor： 安井感 ,  石丸哲也 ,  久本大 ,  岛本泰洋

IPC: H01L29/792 ,  H01L29/423 ,  H01L29/49 ,  H01L27/115

CPC classification number: H01L29/792 ,  G11C16/0425 ,  G11C16/10 ,  H01L27/11526 ,  H01L27/11546 ,  H01L29/42344

Abstract: 本发明提供一种半导体器件。该半导体器件使用在存储栅电极(11A)设置局部电场集中的角部(11cn)，通过FN隧穿工作将存储栅电极(11A)中电荷注入至栅极绝缘膜(2a)中的电荷存储部的擦除方式。由于利用FN隧穿可降低擦除时的消耗电流，因此可降低存储模块的电源电路面积。另外，为了提高写入抗干扰性，采用更简单的存储阵列结构可降低存储阵列面积。可兼顾二者的效果，大幅度减少存储模块的面积，降低制造成本。另外，写入擦除的注入电荷中心一致，因此可提高耐重写性。由此，本发明可在具有在栅极绝缘膜中含有电荷存储部的非易失性存储单元的半导体器件中，缩小非易失性存储区域的面积。

公开(公告)号：CN101207135A

公开(公告)日：2008-06-25

申请号：CN200710186822.3

申请日：2007-11-22

Applicant: 株式会社瑞萨科技

Inventor： 有金刚 ,  久本大 ,  岛本泰洋

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  G11C16/0466 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/7851

Abstract: 本发明提供一种非易失性半导体存储器件及其制造方法。能够提高分离栅极型MONOS存储单元的抗误写入(干扰)性能，并且使该存储单元高速动作。取消元件分离区域以及存储晶体管与选择晶体管之间的绝缘区域中的电荷积蓄膜，使得不对该部位注入或积蓄电荷。并且，在元件分离区域上，在比选择晶体管的栅极电极从硅衬底(000)表面高出的位置结束存储晶体管的栅极电极，从而降低存储晶体管和选择晶体管之间的电容。

公开(公告)号：CN101132006B

公开(公告)日：2010-11-03

申请号：CN200710128214.7

申请日：2007-07-05

Applicant: 株式会社瑞萨科技

Inventor： 手贺直树 ,  三木浩史 ,  岛本泰洋 ,  久本大 ,  石丸哲也

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/792 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/42344 ,  H01L29/66833

Abstract: 本发明提供一种半导体器件及其制造方法，能够提高采用MONOS方式的分离栅极型存储单元的抗改写性。选择栅极(8)下端部附近的底部氧化膜(9a)和氮化硅膜(9b)的界面与硅衬底(1)(p型阱3)和栅极绝缘膜(7)的界面的高度相同，或位于其上方(d≥0)。另外，栅极绝缘膜(7)和底部氧化膜(9a)在选择栅极(8)下端部附近连续且光滑地连接。根据该结构，能缓和写入时注入到氮化硅膜(9b)的电子分布的局部存在化，减少由热空穴清除而产生的电子残留。因此，能够抑制因改写而产生的电子残留量的增加速率，并且在清除时能抑制阈值电压不会下降到预定电压的问题。

公开(公告)号：CN101373789A

公开(公告)日：2009-02-25

申请号：CN200810145381.7

申请日：2008-08-07

Applicant: 株式会社瑞萨科技

Inventor： 秋田宪一 ,  冈田大介 ,  桑原敬祐 ,  森本康史 ,  岛本泰洋 ,  安井感 ,  有金刚 ,  石丸哲也

IPC: H01L29/78 ,  H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/66833 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L29/792

Abstract: 本发明提供一种在将电荷存储在绝缘体内的非易失性存储器中能使数据保持特性提高的技术。将介于存储栅电极(MG)和半导体衬底(1)之间的电荷存储层(CSL)形成得比存储栅电极(MG)的栅极长度或绝缘膜(6b、6t)的长度短，并使电荷存储层(CSL)与源极区域(Srm)的重叠量(Lono)小于40nm。由此，在写入状态下，因反复进行重写而产生的存储在源极区域(Srm)上的电荷存储层(CSL)的空穴减少，局部存在于电荷存储层(CSL)中的电子和空穴的横向方向移动减少，因此能够减小进行了高温保持时的阈值电压的变化。另外，当使有效沟道长度为30nm以下时，确定阈值电压的外观上的空穴减少，电荷存储层(CSL)中的电子与空穴的结合减少，因此，能够减小进行了室温保持时的阈值电压的变化。

公开(公告)号：CN101373633A

公开(公告)日：2009-02-25

申请号：CN200810130845.7

申请日：2008-08-19

Applicant: 株式会社瑞萨科技

Inventor： 有金刚 ,  久本大 ,  岛本泰洋

IPC: G11C16/02 ,  G11C16/14 ,  H01L27/115 ,  G11C16/30

Abstract: 本发明提供一种非易失性半导体存储器件。使构成存储器单元的栅电极为浮置状态，使相邻的其他栅电极的电位发生变化，利用该变化和电容耦合比对栅电极的电位进行降压。例如还将栅电极和其他栅电极连接而进行电荷共享，然后，利用与相邻的其他栅电极的电容耦合对另外的栅电极进行降压，从而能够将另外的栅电极的电位降压较大。由此，能够降低电荷泵电路的发生电压电平。其结果是能减小电荷泵电路的规模或不需要该电路本身，能缩小芯片面积。

公开(公告)号：CN101373789B

公开(公告)日：2010-09-29

申请号：CN200810145381.7

申请日：2008-08-07

Applicant: 株式会社瑞萨科技

Inventor： 秋田宪一 ,  冈田大介 ,  桑原敬祐 ,  森本康史 ,  岛本泰洋 ,  安井感 ,  有金刚 ,  石丸哲也

IPC: H01L29/78 ,  H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/66833 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L29/792

Abstract: 本发明提供一种在将电荷存储在绝缘体内的非易失性存储器中能使数据保持特性提高的技术。将介于存储栅电极(MG)和半导体衬底(1)之间的电荷存储层(CSL)形成得比存储栅电极(MG)的栅极长度或绝缘膜(6b、6t)的长度短，并使电荷存储层(CSL)与源极区域(Srm)的重叠量(Lono)小于40nm。由此，在写入状态下，因反复进行重写而产生的存储在源极区域(Srm)上的电荷存储层(CSL)的空穴减少，局部存在于电荷存储层(CSL)中的电子和空穴的横向方向移动减少，因此能够减小进行了高温保持时的阈值电压的变化。另外，当使有效沟道长度为30nm以下时，确定阈值电压的外观上的空穴减少，电荷存储层(CSL)中的电子与空穴的结合减少，因此，能够减小进行了室温保持时的阈值电压的变化。

公开(公告)号：CN101295735B

公开(公告)日：2010-09-08

申请号：CN200810095311.5

申请日：2008-04-25

Applicant: 株式会社瑞萨科技

Inventor： 石丸哲也 ,  岛本泰洋 ,  峰利之 ,  青木康伸 ,  鸟羽功一 ,  安井感

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L29/42344 ,  H01L29/513 ,  H01L29/66833

Abstract: 本发明提供一种使数据保持特性提高的非易失性半导体存储器件。在通过热载流子注入来进行写入或者擦除的存储单元中，包括作为由电荷蓄积部的氮化硅膜(SIN)、位于其上下的氧化膜(BOTOX)、(TOPOX)的层叠膜构成的ONO膜；其上部的存储器栅电极(MG)；源极区域(MS)以及漏极区域(MD)，使包含在氮化硅膜(SIN)中的N-H键和Si-H键的总密度为5×1020cm-3以下。

公开(公告)号：CN100580934C

公开(公告)日：2010-01-13

申请号：CN200710186822.3

申请日：2007-11-22

Applicant: 株式会社瑞萨科技

Inventor： 有金刚 ,  久本大 ,  岛本泰洋

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  G11C16/0466 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/7851

Abstract: 本发明提供一种非易失性半导体存储器件及其制造方法。能够提高分离栅极型MONOS存储单元的抗误写入(干扰)性能，并且使该存储单元高速动作。取消元件分离区域以及存储晶体管与选择晶体管之间的绝缘区域中的电荷积蓄膜，使得不对该部位注入或积蓄电荷。并且，在元件分离区域上，在比选择晶体管的栅极电极从硅衬底(000)表面高出的位置结束存储晶体管的栅极电极，从而降低存储晶体管和选择晶体管之间的电容。

公开(公告)号：CN101373775A

公开(公告)日：2009-02-25

申请号：CN200810210991.0

申请日：2008-08-20

Applicant: 株式会社瑞萨科技

Inventor： 石丸哲也 ,  川岛祥之 ,  岛本泰洋 ,  安井感 ,  有金刚 ,  峰利之

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供一种半导体存储器件，在包含选择用nMIS(Qnc)和在选择用nMIS(Qnc)的侧面隔着绝缘膜(6b)、(6t)和电荷存储层(CSL)形成的存储用nMIS(Qnm)的存储单元(MC1)中，将选择栅电极(CG)的栅极长度方向端部之下的栅极绝缘膜(4)的厚度形成得比栅极长度方向中央部之下的栅极绝缘膜(4)的厚度厚，并将位于选择栅电极(CG)和电荷存储层(CSL)之间、且最靠近半导体衬底(1)的下层绝缘膜(6b)的厚度形成为位于半导体衬底(1)和电荷存储层(CSL)之间的下层绝缘膜(6b)的厚度的1.5倍以下。能够在分割栅型MONOS存储单元中提高采用SSI方式进行写入时的抗干扰性。

公开(公告)号：CN101290800A

公开(公告)日：2008-10-22

申请号：CN200810091481.6

申请日：2008-04-17

Applicant: 株式会社瑞萨科技

Inventor： 石丸哲也 ,  岛本泰洋 ,  安井感

IPC: G11C16/04 ,  G11C16/14 ,  H01L27/115

CPC classification number: H01L29/792 ,  G11C16/14 ,  H01L21/28282 ,  H01L29/42344 ,  H01L29/66833

Abstract: 本发明提供一种能够减少擦除电流的非易失性半导体存储器件。非易失性半导体存储器件的存储单元具有形成在半导体衬底上的源极区域和漏极区域。然后，在源极区域和漏极区域之间的半导体衬底上隔着栅极绝缘膜形成有选择栅电极。在选择栅电极的侧壁上隔着下部氧化硅膜和作为电荷蓄积膜的氮氧化硅膜形成有存储器栅电极。在这样构成的存储单元中，如下述那样进行擦除动作。通过对存储器栅电极施加正电压，从存储器栅电极向氮氧化硅膜注入空穴来使阈值电压从写入状态的阈值电压下降到一定电平，然后向氮氧化硅膜注入由能带间隧道效应产生的热空穴来完成擦除动作。