公开(公告)号：CN101373789B

公开(公告)日：2010-09-29

申请号：CN200810145381.7

申请日：2008-08-07

Applicant: 株式会社瑞萨科技

Inventor： 秋田宪一 ,  冈田大介 ,  桑原敬祐 ,  森本康史 ,  岛本泰洋 ,  安井感 ,  有金刚 ,  石丸哲也

IPC: H01L29/78 ,  H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/66833 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L29/792

Abstract: 本发明提供一种在将电荷存储在绝缘体内的非易失性存储器中能使数据保持特性提高的技术。将介于存储栅电极(MG)和半导体衬底(1)之间的电荷存储层(CSL)形成得比存储栅电极(MG)的栅极长度或绝缘膜(6b、6t)的长度短，并使电荷存储层(CSL)与源极区域(Srm)的重叠量(Lono)小于40nm。由此，在写入状态下，因反复进行重写而产生的存储在源极区域(Srm)上的电荷存储层(CSL)的空穴减少，局部存在于电荷存储层(CSL)中的电子和空穴的横向方向移动减少，因此能够减小进行了高温保持时的阈值电压的变化。另外，当使有效沟道长度为30nm以下时，确定阈值电压的外观上的空穴减少，电荷存储层(CSL)中的电子与空穴的结合减少，因此，能够减小进行了室温保持时的阈值电压的变化。

公开(公告)号：CN101373789A

公开(公告)日：2009-02-25

申请号：CN200810145381.7

申请日：2008-08-07

Applicant: 株式会社瑞萨科技

Inventor： 秋田宪一 ,  冈田大介 ,  桑原敬祐 ,  森本康史 ,  岛本泰洋 ,  安井感 ,  有金刚 ,  石丸哲也

IPC: H01L29/78 ,  H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/66833 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L29/792

Abstract: 本发明提供一种在将电荷存储在绝缘体内的非易失性存储器中能使数据保持特性提高的技术。将介于存储栅电极(MG)和半导体衬底(1)之间的电荷存储层(CSL)形成得比存储栅电极(MG)的栅极长度或绝缘膜(6b、6t)的长度短，并使电荷存储层(CSL)与源极区域(Srm)的重叠量(Lono)小于40nm。由此，在写入状态下，因反复进行重写而产生的存储在源极区域(Srm)上的电荷存储层(CSL)的空穴减少，局部存在于电荷存储层(CSL)中的电子和空穴的横向方向移动减少，因此能够减小进行了高温保持时的阈值电压的变化。另外，当使有效沟道长度为30nm以下时，确定阈值电压的外观上的空穴减少，电荷存储层(CSL)中的电子与空穴的结合减少，因此，能够减小进行了室温保持时的阈值电压的变化。