-
公开(公告)号：CN1996557B
公开(公告)日：2010-06-23
申请号：CN200710002160.X
申请日：2007-01-04
Applicant: 株式会社瑞萨科技
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L29/423 , H01L29/792 , H01L27/115
CPC classification number: H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/4234 , H01L29/66833 , H01L29/792
Abstract: 半导体器件的制造方法包含：隔着控制栅绝缘膜(4)形成控制栅电极(5)的第1电极形成工序；以及在半导体衬底(1)的表面上形成存储节点绝缘膜(6)的工序。包含在存储节点绝缘膜(6)的表面上形成存储栅电极的第2电极形成工序。第2电极形成工序包含：在存储节点绝缘膜(6)的表面上形成存储栅电极层(7a)的工序；在存储栅电极层(7a)的表面上形成刻蚀速度比存储栅电极层(7a)慢的辅助膜(8)的工序；以及对存储栅电极层(7a)和辅助膜(8)进行各向异性刻蚀的工序。
-
公开(公告)号：CN100595923C
公开(公告)日：2010-03-24
申请号：CN200510074348.6
申请日：2005-05-27
Applicant: 株式会社瑞萨科技
IPC: H01L27/105 , H01L27/115 , H01L29/78 , G11C16/04
Abstract: 本发明涉及半导体存储器件，提供用于使非易失性半导体存储器件稳定动作的动作方式。在分离式栅极结构的非易失性半导体存储器件中，在进行热空穴注入的情况下，使用没有时间变化的交点，进行热空穴注入动作的校验。由此，可以进行擦除状态的验证而不考虑经过时间变化。此外，通过多次在栅极部分上施加脉冲电压或多级阶跃电压来进行写入或写入/擦除。
-
Patent Agency Ranking
公开(公告)号：CN101373789B
公开(公告)日：2010-09-29
申请号：CN200810145381.7
申请日：2008-08-07
Applicant: 株式会社瑞萨科技
IPC: H01L29/78 , H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L29/66833 , H01L27/115 , H01L27/11563 , H01L27/11568 , H01L29/792
Abstract: 本发明提供一种在将电荷存储在绝缘体内的非易失性存储器中能使数据保持特性提高的技术。将介于存储栅电极(MG)和半导体衬底(1)之间的电荷存储层(CSL)形成得比存储栅电极(MG)的栅极长度或绝缘膜(6b、6t)的长度短，并使电荷存储层(CSL)与源极区域(Srm)的重叠量(Lono)小于40nm。由此，在写入状态下，因反复进行重写而产生的存储在源极区域(Srm)上的电荷存储层(CSL)的空穴减少，局部存在于电荷存储层(CSL)中的电子和空穴的横向方向移动减少，因此能够减小进行了高温保持时的阈值电压的变化。另外，当使有效沟道长度为30nm以下时，确定阈值电压的外观上的空穴减少，电荷存储层(CSL)中的电子与空穴的结合减少，因此，能够减小进行了室温保持时的阈值电压的变化。
-
公开(公告)号：CN101000913A
公开(公告)日：2007-07-18
申请号：CN200710002193.4
申请日：2007-01-12
Applicant: 株式会社瑞萨科技
IPC: H01L27/115 , H01L23/522 , H01L21/8247 , H01L21/768
CPC classification number: H01L29/42324 , H01L21/28273 , H01L27/115 , H01L27/11521
Abstract: 本发明涉及一种半导体存储装置，构成控制栅极布线(7b等)的多晶硅膜，形成从位于控制栅极布线(5b)的一个侧面上的部分向配置该控制栅极布线(5b)侧的相反侧延伸的部分，将该部分作为焊盘部(7c)。以露出该焊盘部(7c)的方式形成接触孔(15a)。将位于控制栅极布线(5b)的一个侧面上的多晶硅膜部分的高度(H2)设定为控制栅极布线(5b)的高度(H1)以下，以使构成存储栅极布线(7b等)的多晶硅膜与控制栅极布线(5b)在平面上不重叠。
-
公开(公告)号：CN1702867A
公开(公告)日：2005-11-30
申请号：CN200510074348.6
申请日：2005-05-27
Applicant: 株式会社瑞萨科技
IPC: H01L27/105 , H01L27/115 , H01L29/78 , G11C16/04
Abstract: 本发明涉及半导体存储器件，提供用于使非易失性半导体存储器件稳定动作的动作方式。在分离式栅极结构的非易失性半导体存储器件中，在进行热空穴注入的情况下，使用没有时间变化的交点，进行热空穴注入动作的校验。由此，可以进行擦除状态的验证而不考虑经过时间变化。此外，通过多次在栅极部分上施加脉冲电压或多级阶跃电压来进行写入或写入/擦除。
-
公开(公告)号：CN101373789A
公开(公告)日：2009-02-25
申请号：CN200810145381.7
申请日：2008-08-07
Applicant: 株式会社瑞萨科技
IPC: H01L29/78 , H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L29/66833 , H01L27/115 , H01L27/11563 , H01L27/11568 , H01L29/792
Abstract: 本发明提供一种在将电荷存储在绝缘体内的非易失性存储器中能使数据保持特性提高的技术。将介于存储栅电极(MG)和半导体衬底(1)之间的电荷存储层(CSL)形成得比存储栅电极(MG)的栅极长度或绝缘膜(6b、6t)的长度短，并使电荷存储层(CSL)与源极区域(Srm)的重叠量(Lono)小于40nm。由此，在写入状态下，因反复进行重写而产生的存储在源极区域(Srm)上的电荷存储层(CSL)的空穴减少，局部存在于电荷存储层(CSL)中的电子和空穴的横向方向移动减少，因此能够减小进行了高温保持时的阈值电压的变化。另外，当使有效沟道长度为30nm以下时，确定阈值电压的外观上的空穴减少，电荷存储层(CSL)中的电子与空穴的结合减少，因此，能够减小进行了室温保持时的阈值电压的变化。
-
公开(公告)号：CN1996557A
公开(公告)日：2007-07-11
申请号：CN200710002160.X
申请日：2007-01-04
Applicant: 株式会社瑞萨科技
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L29/423 , H01L29/792 , H01L27/115
CPC classification number: H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/4234 , H01L29/66833 , H01L29/792
Abstract: 半导体器件的制造方法包含：隔着控制栅绝缘膜(4)形成控制栅电极(5)的第1电极形成工序；以及在半导体衬底(1)的表面上形成存储节点绝缘膜(6)的工序。包含在存储节点绝缘膜(6)的表面上形成存储栅电极的第2电极形成工序。第2电极形成工序包含：在存储节点绝缘膜(6)的表面上形成存储栅电极层(7a)的工序；在存储栅电极层(7a)的表面上形成刻蚀速度比存储栅电极层(7a)慢的辅助膜(8)的工序；以及对存储栅电极层(7a)和辅助膜(8)进行各向异性刻蚀的工序。
-
-
-
-
-
-
Search Results
7
records
(took 0.053 seconds)
