公开(公告)号：CN101000913A

公开(公告)日：2007-07-18

申请号：CN200710002193.4

申请日：2007-01-12

Applicant: 株式会社瑞萨科技

Inventor： 冈崎勉 ,  芦田基 ,  小崎浩司 ,  古贺刚 ,  冈田大介 ,  松冈正道

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521

Abstract: 本发明涉及一种半导体存储装置，构成控制栅极布线(7b等)的多晶硅膜，形成从位于控制栅极布线(5b)的一个侧面上的部分向配置该控制栅极布线(5b)侧的相反侧延伸的部分，将该部分作为焊盘部(7c)。以露出该焊盘部(7c)的方式形成接触孔(15a)。将位于控制栅极布线(5b)的一个侧面上的多晶硅膜部分的高度(H2)设定为控制栅极布线(5b)的高度(H1)以下，以使构成存储栅极布线(7b等)的多晶硅膜与控制栅极布线(5b)在平面上不重叠。

公开(公告)号：CN1996557B

公开(公告)日：2010-06-23

申请号：CN200710002160.X

申请日：2007-01-04

Applicant: 株式会社瑞萨科技

Inventor： 冈崎勉 ,  芦田基 ,  小崎浩司 ,  古贺刚 ,  冈田大介

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/423 ,  H01L29/792 ,  H01L27/115

CPC classification number: H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

Abstract: 半导体器件的制造方法包含：隔着控制栅绝缘膜(4)形成控制栅电极(5)的第1电极形成工序；以及在半导体衬底(1)的表面上形成存储节点绝缘膜(6)的工序。包含在存储节点绝缘膜(6)的表面上形成存储栅电极的第2电极形成工序。第2电极形成工序包含：在存储节点绝缘膜(6)的表面上形成存储栅电极层(7a)的工序；在存储栅电极层(7a)的表面上形成刻蚀速度比存储栅电极层(7a)慢的辅助膜(8)的工序；以及对存储栅电极层(7a)和辅助膜(8)进行各向异性刻蚀的工序。

公开(公告)号：CN101714559A

公开(公告)日：2010-05-26

申请号：CN200910148900.X

申请日：2009-06-19

Applicant: 株式会社瑞萨科技

Inventor： 茶木原启 ,  冈崎勉

IPC: H01L27/115 ,  H01L23/528 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L29/788 ,  H01L21/28282 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/792

Abstract: 本发明提供一种非易失性半导体存储器件，该半导体存储器件使供电布线ESL的一端配置在终端部TE1上，并使另一端配置在终端部TE2上，并且，将供电布线ESL的中央部配置在虚拟部DMY上。换句话说就是，由于终端部TE1和终端部TE2、以及虚拟部DMY是大体上相同的高度，因此，从终端部TE1上经由虚拟部DMY上到终端部TE2上所配置的供电布线ESL的大部分被形成为相同高度。采用本发明，能够提高非易失性半导体存储器件的可靠性，特别是能够对分裂栅型晶体管的存储器栅电极确实地进行供电。

公开(公告)号：CN100369239C

公开(公告)日：2008-02-13

申请号：CN200410037992.1

申请日：2004-05-14

Applicant: 株式会社瑞萨科技

Inventor： 佐藤英纪 ,  冈崎勉

IPC: H01L21/8247 ,  H01L21/336 ,  H01L27/115 ,  H01L29/792

Abstract: 本发明公开了一种半导体器件的制造方法和半导体器件。提供在具有使用氮化膜作为电荷存储层的非易失性存储器的半导体器件中可以提高可靠性，特别是可以提高数据保持性的技术。在衬底(1)的第1区域上中间隔着栅极绝缘膜(3)地形成选择用nMISQnc的控制栅极电极(CG)，在第2区域上中间隔着绝缘膜(6b)，并使其含氢浓度小于或等于1020cm-3地形成存储器用nMISQnm的电荷存储层(CSL)，并在形成了绝缘膜(6t)之后，在第2区域上中间隔着绝缘膜(6b、6t)和电荷存储层(CSL)地形成存储器用nMISQnm的存储器栅极电极(MG)，向选择用nMISQnc和存储器用nMISQnm邻接的区域注入杂质，形成构成存储单元的漏极区域(Drm)和源极区域(Srm)的半导体区域(2a)。

公开(公告)号：CN1996557A

公开(公告)日：2007-07-11

申请号：CN200710002160.X

申请日：2007-01-04

Applicant: 株式会社瑞萨科技

Inventor： 冈崎勉 ,  芦田基 ,  小崎浩司 ,  古贺刚 ,  冈田大介

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/423 ,  H01L29/792 ,  H01L27/115

CPC classification number: H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

Abstract: 半导体器件的制造方法包含：隔着控制栅绝缘膜(4)形成控制栅电极(5)的第1电极形成工序；以及在半导体衬底(1)的表面上形成存储节点绝缘膜(6)的工序。包含在存储节点绝缘膜(6)的表面上形成存储栅电极的第2电极形成工序。第2电极形成工序包含：在存储节点绝缘膜(6)的表面上形成存储栅电极层(7a)的工序；在存储栅电极层(7a)的表面上形成刻蚀速度比存储栅电极层(7a)慢的辅助膜(8)的工序；以及对存储栅电极层(7a)和辅助膜(8)进行各向异性刻蚀的工序。

公开(公告)号：CN1574298A

公开(公告)日：2005-02-02

申请号：CN200410037992.1

申请日：2004-05-14

Applicant: 株式会社瑞萨科技

Inventor： 佐藤英纪 ,  冈崎勉

IPC: H01L21/8247 ,  H01L21/336 ,  H01L27/115 ,  H01L29/792

Abstract: 本发明公开了一种半导体器件的制造方法和半导体器件。提供在具有使用氮化膜作为电荷存储层的非易失性存储器的半导体器件中可以提高可靠性，特别是可以提高数据保持性的技术。在衬底(1)的第1区域上中间隔着栅极绝缘膜(3)地形成选择用nMISQnc的控制栅极电极(CG)，在第2区域上中间隔着绝缘膜(6b)，并使其含氢浓度小于或等于1020cm－3地形成存储器用nMISQnm的电荷存储层(CSL)，并在形成了绝缘膜(6t)之后，在第2区域上中间隔着绝缘膜(6b、6t)和电荷存储层(CSL)地形成存储器用nMISQnm的存储器栅极电极(MG)，向选择用nMISQnc和存储器用nMISQnm邻接的区域注入杂质，形成构成存储单元的漏极区域(Drm)和源极区域(Srm)的半导体区域(2a)。

公开(公告)号：CN1716572A

公开(公告)日：2006-01-04

申请号：CN200510077445.0

申请日：2005-06-21

Applicant: 株式会社瑞萨科技

Inventor： 坂井健志 ,  石井泰之 ,  冈崎勉 ,  中道胜 ,  松井俊一 ,  新田恭也 ,  町田悟 ,  中川宗克 ,  塚田祐一

IPC: H01L21/8239 ,  H01L21/336 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823864 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11573

Abstract: 本发明能够增强具有MONOS型晶体管的非易失性半导体存储器件的高性能。具有改进性能的该具有MONOS型晶体管的非易失性半导体存储器件，其中，MONOS型非易失性存储器的存储单元包括控制晶体管和存储晶体管，控制晶体管的控制栅包括n型多晶硅膜并且该控制栅形成在包括氧化硅膜的栅绝缘膜上方，存储晶体管的存储栅包括n型多晶硅膜并且该存储栅布置到控制栅的侧壁之一，该存储栅包括掺杂的多晶硅膜，其薄层电阻比控制栅的薄层电阻低，该控制栅包括通过将杂质离子植入到未掺杂硅膜中而形成的多晶硅膜。

公开(公告)号：CN100456452C

公开(公告)日：2009-01-28

申请号：CN200510077445.0

申请日：2005-06-21

Applicant: 株式会社瑞萨科技

Inventor： 坂井健志 ,  石井泰之 ,  冈崎勉 ,  中道胜 ,  松井俊一 ,  新田恭也 ,  町田悟 ,  中川宗克 ,  塚田祐一

IPC: H01L21/8239 ,  H01L21/336 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823864 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11573

Abstract: 本发明能够增强具有MONOS型晶体管的非易失性半导体存储器件的高性能。具有改进性能的该具有MONOS型晶体管的非易失性半导体存储器件，其中，MONOS型非易失性存储器的存储单元包括控制晶体管和存储晶体管，控制晶体管的控制栅包括n型多晶硅膜并且该控制栅形成在包括氧化硅膜的栅绝缘膜上方，存储晶体管的存储栅包括n型多晶硅膜并且该存储栅布置到控制栅的侧壁之一，该存储栅包括掺杂的多晶硅膜，其薄层电阻比控制栅的薄层电阻低，该控制栅包括通过将杂质离子植入到未掺杂硅膜中而形成的多晶硅膜。