公开(公告)号：CN1510687A

公开(公告)日：2004-07-07

申请号：CN03153055.9

申请日：2003-08-05

Applicant: 株式会社瑞萨科技

Inventor： 石垣佳之 ,  古贺刚 ,  藤井康博

IPC: G11C11/40 ,  G11C11/412 ,  H01L27/105

CPC classification number: G11C11/412 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10894 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/1116

Abstract: 半导体装置(100)中设有：电容器(32a)和(32b)；有掺杂区(11a)的、且掺杂区(11a)中的一方跟电容器(32a)与(32b)在电气上连接并控制在电容器(32a)与(32b)上储存的电荷的出入的存取晶体管T6；位于硅衬底(1)上的、将电容器的存储结点(30)的电位加以保持的闩锁电路(130)；以及连接在存取晶体管(T6)的掺杂区(11b)中的另一方的位线(19b)。闩锁电路(130)至少有一部分设置在位线(19b)的上方。

公开(公告)号：CN1996557B

公开(公告)日：2010-06-23

申请号：CN200710002160.X

申请日：2007-01-04

Applicant: 株式会社瑞萨科技

Inventor： 冈崎勉 ,  芦田基 ,  小崎浩司 ,  古贺刚 ,  冈田大介

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/423 ,  H01L29/792 ,  H01L27/115

CPC classification number: H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

Abstract: 半导体器件的制造方法包含：隔着控制栅绝缘膜(4)形成控制栅电极(5)的第1电极形成工序；以及在半导体衬底(1)的表面上形成存储节点绝缘膜(6)的工序。包含在存储节点绝缘膜(6)的表面上形成存储栅电极的第2电极形成工序。第2电极形成工序包含：在存储节点绝缘膜(6)的表面上形成存储栅电极层(7a)的工序；在存储栅电极层(7a)的表面上形成刻蚀速度比存储栅电极层(7a)慢的辅助膜(8)的工序；以及对存储栅电极层(7a)和辅助膜(8)进行各向异性刻蚀的工序。

公开(公告)号：CN1996557A

公开(公告)日：2007-07-11

申请号：CN200710002160.X

申请日：2007-01-04

Applicant: 株式会社瑞萨科技

Inventor： 冈崎勉 ,  芦田基 ,  小崎浩司 ,  古贺刚 ,  冈田大介

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/423 ,  H01L29/792 ,  H01L27/115

CPC classification number: H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

Abstract: 半导体器件的制造方法包含：隔着控制栅绝缘膜(4)形成控制栅电极(5)的第1电极形成工序；以及在半导体衬底(1)的表面上形成存储节点绝缘膜(6)的工序。包含在存储节点绝缘膜(6)的表面上形成存储栅电极的第2电极形成工序。第2电极形成工序包含：在存储节点绝缘膜(6)的表面上形成存储栅电极层(7a)的工序；在存储栅电极层(7a)的表面上形成刻蚀速度比存储栅电极层(7a)慢的辅助膜(8)的工序；以及对存储栅电极层(7a)和辅助膜(8)进行各向异性刻蚀的工序。

公开(公告)号：CN101000913A

公开(公告)日：2007-07-18

申请号：CN200710002193.4

申请日：2007-01-12

Applicant: 株式会社瑞萨科技

Inventor： 冈崎勉 ,  芦田基 ,  小崎浩司 ,  古贺刚 ,  冈田大介 ,  松冈正道

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521

Abstract: 本发明涉及一种半导体存储装置，构成控制栅极布线(7b等)的多晶硅膜，形成从位于控制栅极布线(5b)的一个侧面上的部分向配置该控制栅极布线(5b)侧的相反侧延伸的部分，将该部分作为焊盘部(7c)。以露出该焊盘部(7c)的方式形成接触孔(15a)。将位于控制栅极布线(5b)的一个侧面上的多晶硅膜部分的高度(H2)设定为控制栅极布线(5b)的高度(H1)以下，以使构成存储栅极布线(7b等)的多晶硅膜与控制栅极布线(5b)在平面上不重叠。