公开(公告)号：CN101051652A

公开(公告)日：2007-10-10

申请号：CN200710092268.2

申请日：2007-04-03

Applicant: 株式会社瑞萨科技

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  桥本孝司

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328

Abstract: 提供了一种半导体器件，其在半导体衬底上方具有彼此接近并构成非易失性存储器的控制栅电极和存储栅电极。存储栅电极的高度低于控制栅栅电极的高度。金属硅化物膜形成在控制栅电极的上表面上方，但不形成在存储栅电极的上表面上方。存储栅电极在其上表面上方具有由氧化硅制成的侧壁绝缘膜。该侧壁绝缘膜在用于在存储栅电极和控制栅电极的侧壁上方形成相应侧壁绝缘膜的同一步骤中形成。本发明使得可以提高具有非易失性存储器的半导体器件的产品成品率和性能。

公开(公告)号：CN100456452C

公开(公告)日：2009-01-28

申请号：CN200510077445.0

申请日：2005-06-21

Applicant: 株式会社瑞萨科技

Inventor： 坂井健志 ,  石井泰之 ,  冈崎勉 ,  中道胜 ,  松井俊一 ,  新田恭也 ,  町田悟 ,  中川宗克 ,  塚田祐一

IPC: H01L21/8239 ,  H01L21/336 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823864 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11573

Abstract: 本发明能够增强具有MONOS型晶体管的非易失性半导体存储器件的高性能。具有改进性能的该具有MONOS型晶体管的非易失性半导体存储器件，其中，MONOS型非易失性存储器的存储单元包括控制晶体管和存储晶体管，控制晶体管的控制栅包括n型多晶硅膜并且该控制栅形成在包括氧化硅膜的栅绝缘膜上方，存储晶体管的存储栅包括n型多晶硅膜并且该存储栅布置到控制栅的侧壁之一，该存储栅包括掺杂的多晶硅膜，其薄层电阻比控制栅的薄层电阻低，该控制栅包括通过将杂质离子植入到未掺杂硅膜中而形成的多晶硅膜。

公开(公告)号：CN101051641A

公开(公告)日：2007-10-10

申请号：CN200710092267.8

申请日：2007-04-03

Applicant: 株式会社瑞萨科技

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  齐藤健太郎 ,  松井俊一 ,  桥本孝司 ,  奥山幸祐

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7885

Abstract: 公开一种具有非易失存储器的半导体器件，其干扰缺陷能得到减少或防止。非易失存储器的存储单元具有存储栅电极，该存储栅电极通过用于电荷存储的绝缘膜而在半导体衬底的主表面上方形成。在存储栅电极的侧面上形成第一侧壁，并且在第一侧壁的侧面处形成第二侧壁。在存储单元中源极的n+型半导体区域的上表面上形成硅化层，其在存储栅电极MG侧上的端部分由第二侧壁限定。

公开(公告)号：CN101043037A

公开(公告)日：2007-09-26

申请号：CN200710006940.1

申请日：2007-01-31

Applicant: 株式会社瑞萨科技

Inventor： 町田悟 ,  石井泰之 ,  工藤敏生 ,  高桥雅人 ,  铃木征洋

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/49 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L27/105 ,  H01L27/11573 ,  H01L29/42344

Abstract: 一种存储单元，具有：控制栅电极，通过栅绝缘膜布置在半导体衬底的主表面上；ONO膜，沿控制栅电极的侧表面和半导体衬底的主表面布置；存储栅电极，通过ONO膜布置在控制栅电极的侧表面上和半导体衬底的主表面上。使控制栅电极和存储栅电极在其上部上方分别形成有硅化物膜和通过使硅化物膜的表面氧化而形成的绝缘膜。

公开(公告)号：CN101071815A

公开(公告)日：2007-11-14

申请号：CN200710102223.9

申请日：2007-04-27

Applicant: 株式会社瑞萨科技

Inventor： 石井泰之 ,  桥本孝司 ,  川岛祥之 ,  鸟羽功一 ,  町田悟 ,  片山弘造 ,  齐藤健太郎 ,  松井俊一

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/115 ,  H01L21/823462 ,  H01L27/0629 ,  H01L27/0922 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/11568 ,  H01L29/6653

Abstract: 一种半导体器件，其包括具有控制栅极和存储栅极的分离栅极型存储单元、低耐压MISFET和高耐压MISFET，其中可以抑制存储单元的阈值电压的变化。控制栅极的栅极绝缘膜比高耐压MISFET的栅极绝缘膜薄，控制栅极比低耐压MISFET的栅电极14厚，且存储栅极的厚度与存储栅极的栅长度的比大于1。控制栅极和栅电极15形成为包括电极材料膜8A和电极材料层8B的多层结构，且栅电极14为与控制栅极的电极材料膜8A同时形成的单层结构。

公开(公告)号：CN1716572A

公开(公告)日：2006-01-04

申请号：CN200510077445.0

申请日：2005-06-21

Applicant: 株式会社瑞萨科技

Inventor： 坂井健志 ,  石井泰之 ,  冈崎勉 ,  中道胜 ,  松井俊一 ,  新田恭也 ,  町田悟 ,  中川宗克 ,  塚田祐一

IPC: H01L21/8239 ,  H01L21/336 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823864 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11573

Abstract: 本发明能够增强具有MONOS型晶体管的非易失性半导体存储器件的高性能。具有改进性能的该具有MONOS型晶体管的非易失性半导体存储器件，其中，MONOS型非易失性存储器的存储单元包括控制晶体管和存储晶体管，控制晶体管的控制栅包括n型多晶硅膜并且该控制栅形成在包括氧化硅膜的栅绝缘膜上方，存储晶体管的存储栅包括n型多晶硅膜并且该存储栅布置到控制栅的侧壁之一，该存储栅包括掺杂的多晶硅膜，其薄层电阻比控制栅的薄层电阻低，该控制栅包括通过将杂质离子植入到未掺杂硅膜中而形成的多晶硅膜。