-
公开(公告)号：CN100369253C
公开(公告)日：2008-02-13
申请号：CN00120253.7
申请日：2000-07-14
Applicant: 株式会社日立制作所 , 日立器件工程株式会社
IPC: H01L27/04 , H01L27/115 , H01L21/82 , H01L21/8247 , G11C16/02
CPC classification number: H01L27/11521 , G11C16/0425 , H01L27/115
Abstract: 一种实现微细化、提高动作速度并降低绝缘膜缺陷密度的集成电路装置具有：具备多个存储单元，该多个存储单元分别具有：在第1方向上延伸的一条字线；形成在半导体衬底上、且与上述字线交叉，并且具有在写入动作之际使热电子发生的第1功能和使上述半导体衬底表面的沟道截止的第2功能的多个辅助栅极；以及连接到上述字线、且通过由上述辅助栅极发生的热电子来进行电子注入的浮置栅极，其中，在向多个上述浮置栅极的电子注入之际，与上述字线交叉的上述辅助栅极之中第奇数个辅助栅极具有上述第1功能，第偶数个辅助栅极具有第2功能。
-
公开(公告)号：CN1281258A
公开(公告)日：2001-01-24
申请号：CN00120253.7
申请日：2000-07-14
Applicant: 株式会社日立制作所 , 日立器件工程株式会社
IPC: H01L27/04 , H01L27/115 , H01L21/82 , H01L21/8247 , G11C16/02
CPC classification number: H01L27/11521 , G11C16/0425 , H01L27/115
Abstract: 实现微细化、提高动作速度并降低绝缘膜缺陷密度的集成电路装置具有:衬底中的阱101;阱中的源极/漏极扩散层;在衬底上通过绝缘膜形成的浮置栅极;和浮置栅极之间存在着绝缘膜而形成的控制栅极;连接上述控制栅极的字线;和上述半导体衬底、浮置栅极、控制栅极之间存在着绝缘膜而形成、且与辅助栅极和控制栅极不同的第3栅极,被形成为埋入到位于与字线和沟道垂直的方向上的浮置栅极的间隙内。
-
公开(公告)号：CN101471133A
公开(公告)日：2009-07-01
申请号：CN200810185593.8
申请日：2008-12-17
Applicant: 株式会社日立制作所
IPC: G11C16/02 , G11C16/06 , H01L27/115 , G11C16/08
CPC classification number: G11C13/0023 , G11C13/0004 , G11C13/0026 , G11C13/0069 , G11C2013/0076 , G11C2013/0078 , G11C2013/0083 , G11C2213/71 , G11C2213/72
Abstract: 本发明的课题是实现高可靠动作的相变存储器。本发明的半导体装置具有层叠了由使用硫族化合物材料的存储层和二极管构成的存储单元的结构的存储器阵列，根据所选择的存储单元所处的层变更初始化条件和改写条件。在根据动作选择电流镜电路的同时，利用电压选择电路和电流镜电路中的复位电流的控制机构，根据动作变更初始化条件和改写条件(在此是复位条件)。
-
公开(公告)号：CN1221957A
公开(公告)日：1999-07-07
申请号：CN98116144.8
申请日：1994-06-01
Applicant: 株式会社日立制作所
IPC: G11C16/02
CPC classification number: G11C16/10
Abstract: 一种半导体存储器件,其中存储单元的状态相对于器件中的每一个数据线来确定,以便自动控制编程的继续和暂停等。该半导体存储器件包括设置为阵列形式的半导体存储单元阵列、与多个存储单元组共接的字线和数据线,各数据线都具有读出放大器,该存储器件还包括与各读出放大器相连接的公共数据线,所述各存储单元设置在第一读出放大器和第二读出放大器之间,且设置在第一公共数据线和第二公共数据线之间。
-
公开(公告)号：CN101471133B
公开(公告)日：2011-12-28
申请号：CN200810185593.8
申请日：2008-12-17
Applicant: 株式会社日立制作所
IPC: G11C16/02 , G11C16/06 , H01L27/115 , G11C16/08
CPC classification number: G11C13/0023 , G11C13/0004 , G11C13/0026 , G11C13/0069 , G11C2013/0076 , G11C2013/0078 , G11C2013/0083 , G11C2213/71 , G11C2213/72
Abstract: 本发明的课题是实现高可靠动作的相变存储器。本发明的半导体装置具有层叠了由使用硫族化合物材料的存储层和二极管构成的存储单元的结构的存储器阵列，根据所选择的存储单元所处的层变更初始化条件和改写条件。在根据动作选择电流镜电路的同时，利用电压选择电路和电流镜电路中的复位电流的控制机构，根据动作变更初始化条件和改写条件(在此是复位条件)。
-
Patent Agency Ranking
公开(公告)号：CN1081825C
公开(公告)日：2002-03-27
申请号：CN94119526.0
申请日：1994-12-16
Applicant: 株式会社日立制作所 , 日立ULSI工程株式会社
IPC: G11C11/40
Abstract: 一个半导体集成电路，其中包括：一个生成高于所需内部电压的增压(推举)电压的电荷泵电路，一个根据基准电压形成多个分压的分压电路，以及一个控制电路，该控制电路间歇地控制电荷泵电路，以便电荷泵电路的输出电压为所需的内部电压，这是通过将多个分压中的一个特定电压扩大n倍后的电压与一预定分压相加而获得的。
-
公开(公告)号：CN1045133C
公开(公告)日：1999-09-15
申请号：CN94119189.3
申请日：1994-12-22
Applicant: 株式会社日立制作所
IPC: G11C11/34
CPC classification number: G11C29/804 , G11C29/806 , G11C29/808
Abstract: 在有用主字线和字线分级的行译码器的半导体存储装置中，不增加备用主字线数，就能提高对故障的补救线数。能用最小的冗余电路面积提高芯片的合格率。该半导体存储装置对由多个存储单元构成的正常及备用存储字块进行再分块、即使故障地址扩及到多个正常主字线，也能不增加备用主字线就能进行替换。
-
公开(公告)号：CN1044295C
公开(公告)日：1999-07-21
申请号：CN94106213.9
申请日：1994-06-01
Applicant: 株式会社日立制作所
IPC: G11C16/06
CPC classification number: G11C16/10
Abstract: 本发明为一个半导体非易失性存储器件，可以减少验证操作和验证操作自身转换所需时间的总开销、基于一系列重复操作，存储单元的阈值变化的步宽ΔVth相对于改变阈值(所用脉冲宽度)的一次操作可表示成：ΔVth＝Kvth·log(t2/t1)而程序脉冲宽度之间经例可表示成(t2/t1)-10E(ΔVth/Kvth)。其中存储单元的阈值变化差值ΔVth为常数，脉冲宽度随提供给存储单元的重复次数的增加而增加。
-
公开(公告)号：CN1087474C
公开(公告)日：2002-07-10
申请号：CN94106214.7
申请日：1994-06-01
Applicant: 株式会社日立制作所
IPC: G11C16/06
CPC classification number: G11C16/10
Abstract: 一种半导体非易失性存储器件，其中存储单元的状态相对于器件中的每一个数据线来确定，以便自动控制编程的继续和暂停等。器件包括设置为阵列形式的非易失性半导体存储单元阵列、与多个存储单元组的控制栅共接的字线W1和W2及多个存储单元的漏极共接其上的数据线，各数据线都具有预充电电路、带有读出放大器和数据锁存器功能的数据保持电路和状态探测电路。再编程相对于连接到同一字线的所有存储单元(区段)同时进行。
-
公开(公告)号：CN1112276A
公开(公告)日：1995-11-22
申请号：CN94119189.3
申请日：1994-12-22
Applicant: 株式会社日立制作所
IPC: G11C11/34
CPC classification number: G11C29/804 , G11C29/806 , G11C29/808
Abstract: 在有用主字线和字线分级的行译码器的半导体存储装置中，不增加备用主字线数，就能提高对故障的补救线数。能用最小的冗余电路面积提高芯片的合格率。该半导体存储装置对由多个存储单元构成的正常及备用存储字块进行再分块、即使故障地址扩及到多个正常主字线，也能不增加备用主字线就能进行替换。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.032 seconds)
