公开(公告)号：CN100369253C

公开(公告)日：2008-02-13

申请号：CN00120253.7

申请日：2000-07-14

Applicant: 株式会社日立制作所 ,  日立器件工程株式会社

Inventor： 小林孝 ,  仓田英明 ,  小林直树 ,  久米均 ,  木村胜高 ,  佐伯俊一

IPC: H01L27/04 ,  H01L27/115 ,  H01L21/82 ,  H01L21/8247 ,  G11C16/02

CPC classification number: H01L27/11521 ,  G11C16/0425 ,  H01L27/115

Abstract: 一种实现微细化、提高动作速度并降低绝缘膜缺陷密度的集成电路装置具有：具备多个存储单元，该多个存储单元分别具有：在第1方向上延伸的一条字线；形成在半导体衬底上、且与上述字线交叉，并且具有在写入动作之际使热电子发生的第1功能和使上述半导体衬底表面的沟道截止的第2功能的多个辅助栅极；以及连接到上述字线、且通过由上述辅助栅极发生的热电子来进行电子注入的浮置栅极，其中，在向多个上述浮置栅极的电子注入之际，与上述字线交叉的上述辅助栅极之中第奇数个辅助栅极具有上述第1功能，第偶数个辅助栅极具有第2功能。

公开(公告)号：CN1281258A

公开(公告)日：2001-01-24

申请号：CN00120253.7

申请日：2000-07-14

Applicant: 株式会社日立制作所 ,  日立器件工程株式会社

Inventor： 小林孝 ,  仓田英明 ,  小林直树 ,  久米均 ,  木村胜高 ,  佐伯俊一

IPC: H01L27/04 ,  H01L27/115 ,  H01L21/82 ,  H01L21/8247 ,  G11C16/02

CPC classification number: H01L27/11521 ,  G11C16/0425 ,  H01L27/115

Abstract: 实现微细化、提高动作速度并降低绝缘膜缺陷密度的集成电路装置具有:衬底中的阱101;阱中的源极/漏极扩散层;在衬底上通过绝缘膜形成的浮置栅极;和浮置栅极之间存在着绝缘膜而形成的控制栅极;连接上述控制栅极的字线;和上述半导体衬底、浮置栅极、控制栅极之间存在着绝缘膜而形成、且与辅助栅极和控制栅极不同的第3栅极,被形成为埋入到位于与字线和沟道垂直的方向上的浮置栅极的间隙内。