Patent search ap:("株式会社日立制作所") AND inv:"一谷昌弘" Page 1

1.

发明公开
半导体器件失效

公开(公告)号：CN1481021A

公开(公告)日：2004-03-10

申请号：CN03152596.2

申请日：2003-08-05

Applicant: 株式会社日立制作所

Inventor： 三輪孝志 , 堤安已 , 一谷昌弘 , 橋爪孝則 , 佐藤正道 , 森野直純 , 中村昌史 , 玉城実明 , 工藤郁夫

IPC: H01L23/52 , H01L23/50

CPC classification number: H01L25/0657 , H01L23/5386 , H01L25/18 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2225/0651 , H01L2225/06527 , H01L2225/06541 , H01L2225/06555 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/00014 , H01L2924/00

Abstract: 具有层叠结构的半导体器件，能够实现外形尺寸和厚度的减小。还能够实现高性能和高可靠性。本发明的半导体器件使用一种封装基片，其上形成有键合引线、以及与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。

2.

发明授权
半导体封装件的制造方法失效

公开(公告)号：CN100382260C

公开(公告)日：2008-04-16

申请号：CN03142736.7

申请日：1998-07-29

Applicant: 株式会社日立制作所 , 日立北海半导体株式会社

Inventor： 藤泽敦 , 今野贵史 , 大坂慎吾 , 春田亮 , 一谷昌弘

IPC: H01L21/58 , H01L21/60 , H01L21/56 , H01L23/12

CPC classification number: H01L24/32 , H01L21/565 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L2224/05554 , H01L2224/29111 , H01L2224/2919 , H01L2224/32057 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/49171 , H01L2224/73265 , H01L2224/83194 , H01L2224/83385 , H01L2224/92 , H01L2224/92247 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01046 , H01L2924/0105 , H01L2924/01056 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/07802 , H01L2924/10162 , H01L2924/12042 , H01L2924/14 , H01L2924/15151 , H01L2924/15183 , H01L2924/15311 , H01L2924/1579 , H01L2924/181 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00 , H01L2224/13116 , H01L2224/45015 , H01L2924/207

Abstract: 一种网格焊球阵列型半导体封装件，用粘接材料将半导体芯片安装在柔性膜衬底的表面上，在上述衬底的背面将多个突块电极排列成矩阵，并用树脂密封半导体芯片。具体地说，制作一个绝缘层来覆盖制作在衬底表面上的导电体层图形，并用粘接材料将半导体芯片安装在绝缘层上。上述绝缘层在上述半导体芯片下方的区域中被分割成多个互不相连的部分，利用这种被分割的绝缘层，防止了上述半导体芯片与上述导电体层图形之间的短路，并抑制了含有上述柔性膜的衬底的变形。

3.

发明授权
具有小型、薄型化封装的叠层大规模集成电路半导体器件失效

公开(公告)号：CN100433324C

公开(公告)日：2008-11-12

申请号：CN03152596.2

申请日：2003-08-05

Applicant: 株式会社日立制作所

Inventor： 三輪孝志 , 堤安己 , 一谷昌弘 , 橋爪孝則 , 佐藤正道 , 森野直純 , 中村昌史 , 玉城実明 , 工藤郁夫

IPC: H01L23/52 , H01L23/50

CPC classification number: H01L25/0657 , H01L23/5386 , H01L25/18 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2225/0651 , H01L2225/06527 , H01L2225/06541 , H01L2225/06555 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/00014 , H01L2924/00

Abstract: 具有层叠结构的半导体器件，能够实现外形尺寸和厚度的减小。还能够实现高性能和高可靠性。本发明的半导体器件使用一种封装基片，其上形成有键合引线、以及与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。

4.

发明公开
半导体封装件的制造方法失效

公开(公告)号：CN1482658A

公开(公告)日：2004-03-17

申请号：CN03142736.7

申请日：1998-07-29

Applicant: 株式会社日立制作所 , 日立北海半导体株式会社

Inventor： 藤泽敦 , 今野贵史 , 大坂慎吾 , 春田亮 , 一谷昌弘

IPC: H01L21/58 , H01L21/60 , H01L21/56 , H01L23/12

CPC classification number: H01L24/32 , H01L21/565 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L2224/05554 , H01L2224/29111 , H01L2224/2919 , H01L2224/32057 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/49171 , H01L2224/73265 , H01L2224/83194 , H01L2224/83385 , H01L2224/92 , H01L2224/92247 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01046 , H01L2924/0105 , H01L2924/01056 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/07802 , H01L2924/10162 , H01L2924/12042 , H01L2924/14 , H01L2924/15151 , H01L2924/15183 , H01L2924/15311 , H01L2924/1579 , H01L2924/181 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00 , H01L2224/13116 , H01L2224/45015 , H01L2924/207

Abstract: 一种网格焊球阵列型半导体封装件，用粘接材料将半导体芯片安装在柔性膜衬底的表面上，在上述衬底的背面将多个突块电极排列成矩阵，并用树脂密封半导体芯片。具体地说，制作一个绝缘层来覆盖制作在衬底表面上的导电体层图形，并用粘接材料将半导体芯片安装在绝缘层上。上述绝缘层在上述半导体芯片下方的区域中被分割成多个互不相连的部分，利用这种被分割的绝缘层，防止了上述半导体芯片与上述导电体层图形之间的短路，并抑制了含有上述柔性膜的衬底的变形。

5.

发明授权
一种半导体器件的制造方法和一种半导体器件失效转让

公开(公告)号：CN1230882C

公开(公告)日：2005-12-07

申请号：CN01133803.2

申请日：2001-12-20

Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社 , 日立米沢电子株式会社

Inventor： 高桥典之 , 铃木雅之 , 土屋孝司 , 松浦隆男 , 桥爪孝则 , 一谷昌弘 , 铃木一成 , 西田隆文 , 井村健一 , 三轮孝志

IPC: H01L21/50 , H01L21/78 , H01L21/56 , H01L23/12 , H01L23/28

CPC classification number: H01L23/564 , H01L21/561 , H01L21/565 , H01L23/3128 , H01L23/49816 , H01L23/49838 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2223/5442 , H01L2223/54473 , H01L2224/16 , H01L2224/32225 , H01L2224/45015 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/73265 , H01L2224/92 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01023 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01087 , H01L2924/07802 , H01L2924/0781 , H01L2924/14 , H01L2924/1433 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2924/20752 , H01L2924/30105 , H01L2924/351 , H01L2224/83 , H01L2224/85 , H01L2924/00014 , H01L2224/92247 , H01L2924/00 , H01L2924/00012

Abstract: 多个半导体芯片安装其上的条状衬底的背面被真空吸附于一模具的下半模具上，在这种状态，多个半导体芯片与树脂同时被密封形成一密封体。其后，条状衬底和密封体从模具中被释放出，并被切成多个半导体器件。从而获得的半导体器件在其安装可靠性上被改进。

6.

发明授权
半导体器件的制造方法失效

公开(公告)号：CN1148795C

公开(公告)日：2004-05-05

申请号：CN00118472.5

申请日：1998-07-29

Applicant: 株式会社日立制作所 , 日立北海半导体株式会社

Inventor： 藤泽敦 , 今野贵史 , 大坂慎吾 , 春田亮 , 一谷昌弘

IPC: H01L21/60 , H01L21/58 , H01L21/56

CPC classification number: H01L24/32 , H01L21/565 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L2224/05554 , H01L2224/29111 , H01L2224/2919 , H01L2224/32057 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/49171 , H01L2224/73265 , H01L2224/83194 , H01L2224/83385 , H01L2224/92 , H01L2224/92247 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01046 , H01L2924/0105 , H01L2924/01056 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/07802 , H01L2924/10162 , H01L2924/12042 , H01L2924/14 , H01L2924/15151 , H01L2924/15183 , H01L2924/15311 , H01L2924/1579 , H01L2924/181 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00 , H01L2224/13116 , H01L2224/45015 , H01L2924/207

Abstract: 一种网格焊球阵列型半导体封装件，用粘接材料将半导体芯片安装在柔性膜衬底的表面上，在上述衬底的背面将多个突块电极排列成矩阵，并用树脂密封半导体芯片。具体地说，制作一个绝缘层来覆盖制作在衬底表面上的导电体层图形，并用粘接材料将半导体芯片安装在绝缘层上。上述绝缘层在上述半导体芯片下方的区域中被分割成多个互不相连的部分，利用这种被分割的绝缘层，防止了上述半导体芯片与上述导电体层图形之间的短路，并抑制了含有上述柔性膜的衬底的变形。

7.

发明公开
半导体器件的制造方法无效

公开(公告)号：CN1282983A

公开(公告)日：2001-02-07

申请号：CN00118473.3

申请日：1998-07-29

Applicant: 株式会社日立制作所 , 日立北海半导体株式会社

Inventor： 藤泽敦 , 今野贵史 , 大坂慎吾 , 春田亮 , 一谷昌弘

IPC: H01L21/60 , H01L21/58 , H01L21/56

CPC classification number: H01L24/32 , H01L21/565 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L2224/05554 , H01L2224/29111 , H01L2224/2919 , H01L2224/32057 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/49171 , H01L2224/73265 , H01L2224/83194 , H01L2224/83385 , H01L2224/92 , H01L2224/92247 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01046 , H01L2924/0105 , H01L2924/01056 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/07802 , H01L2924/10162 , H01L2924/12042 , H01L2924/14 , H01L2924/15151 , H01L2924/15183 , H01L2924/15311 , H01L2924/1579 , H01L2924/181 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00 , H01L2224/13116 , H01L2224/45015 , H01L2924/207

Abstract: 一种网格焊球阵列型半导体封装件,用粘接材料将半导体芯片安装在柔性膜衬底的表面上,在上述衬底的背面将多个突块电极排列成矩阵,并用树脂密封半导体芯片。具体地说,制作一个绝缘层来覆盖制作在衬底表面上的导电体层图形,并用粘接材料将半导体芯片安装在绝缘层上。上述绝缘层在上述半导体芯片下方的区域中被分割成多个互不相连的部分,利用这种被分割的绝缘层,防止了上述半导体芯片与上述导电体层图形之间的短路,并抑制了含有上述柔性膜的衬底的变形。

8.

发明公开
半导体器件无效

公开(公告)号：CN101079404A

公开(公告)日：2007-11-28

申请号：CN200710112243.4

申请日：2003-08-05

Applicant: 株式会社日立制作所

Inventor： 三輪孝志 , 堤安己 , 一谷昌弘 , 橋爪孝則 , 佐藤正道 , 森野直純 , 中村昌史 , 玉城実明 , 工藤郁夫

IPC: H01L23/48 , H01L23/498 , H01L23/492 , H01L23/538

CPC classification number: H01L25/0657 , H01L23/5386 , H01L25/18 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2225/0651 , H01L2225/06527 , H01L2225/06541 , H01L2225/06555 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/00014 , H01L2924/00

Abstract: 具有层叠结构的半导体器件，能够实现外形尺寸和厚度的减小。还能够实现高性能和高可靠性。本发明的半导体器件使用一种封装基片，其上形成有键合引线、以及与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。