公开(公告)号：CN100433324C

公开(公告)日：2008-11-12

申请号：CN03152596.2

申请日：2003-08-05

Applicant: 株式会社日立制作所

Inventor： 三輪孝志 ,  堤安己 ,  一谷昌弘 ,  橋爪孝則 ,  佐藤正道 ,  森野直純 ,  中村昌史 ,  玉城実明 ,  工藤郁夫

IPC: H01L23/52 ,  H01L23/50

CPC classification number: H01L25/0657 ,  H01L23/5386 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 具有层叠结构的半导体器件，能够实现外形尺寸和厚度的减小。还能够实现高性能和高可靠性。本发明的半导体器件使用一种封装基片，其上形成有键合引线、以及与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。

公开(公告)号：CN1481021A

公开(公告)日：2004-03-10

申请号：CN03152596.2

申请日：2003-08-05

Applicant: 株式会社日立制作所

Inventor： 三輪孝志 ,  堤安已 ,  一谷昌弘 ,  橋爪孝則 ,  佐藤正道 ,  森野直純 ,  中村昌史 ,  玉城実明 ,  工藤郁夫

IPC: H01L23/52 ,  H01L23/50

CPC classification number: H01L25/0657 ,  H01L23/5386 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 具有层叠结构的半导体器件，能够实现外形尺寸和厚度的减小。还能够实现高性能和高可靠性。本发明的半导体器件使用一种封装基片，其上形成有键合引线、以及与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。

公开(公告)号：CN101079404A

公开(公告)日：2007-11-28

申请号：CN200710112243.4

申请日：2003-08-05

Applicant: 株式会社日立制作所

Inventor： 三輪孝志 ,  堤安己 ,  一谷昌弘 ,  橋爪孝則 ,  佐藤正道 ,  森野直純 ,  中村昌史 ,  玉城実明 ,  工藤郁夫

IPC: H01L23/48 ,  H01L23/498 ,  H01L23/492 ,  H01L23/538

CPC classification number: H01L25/0657 ,  H01L23/5386 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 具有层叠结构的半导体器件，能够实现外形尺寸和厚度的减小。还能够实现高性能和高可靠性。本发明的半导体器件使用一种封装基片，其上形成有键合引线、以及与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。