公开(公告)号：CN114975627A

公开(公告)日：2022-08-30

申请号：CN202111001524.9

申请日：2021-08-30

Applicant: 株式会社东芝

Inventor： 水岛公一 ,  丸龟孝生 ,  西义史 ,  野村久美子

IPC: H01L29/78 ,  H01L27/115 ,  G11C11/40 ,  G06N3/08 ,  G06N3/04

Abstract: 本发明的实施方式涉及非易失性存储器件。本发明所要解决的技术问题在于提供一种能够高精度化的非易失性存储器件。实施方式的非易失性存储器件具有分别是场效应型且具有栅极电极的多个晶体管。栅极电极包括隧道绝缘膜、第一集电体膜、离子传导体膜、第一电极膜、第二电极膜和第二集电体膜。隧道绝缘膜覆盖沟道区域。第一集电体膜相对于隧道绝缘膜被配置于沟道区域的相反侧。离子传导体膜配置于隧道绝缘膜与第一集电体膜之间。第一电极膜配置于隧道绝缘膜与离子传导体膜之间。第一电极膜与离子传导体膜接触。第二电极膜配置于离子传导体膜与第一集电体膜之间。第二电极膜与离子传导体膜接触。第二集电体膜配置于隧道绝缘膜与第二电极膜之间。

公开(公告)号：CN102708073A

公开(公告)日：2012-10-03

申请号：CN201110274966.0

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 辰村光介 ,  木下敦宽 ,  西野弘刚 ,  铃木正道 ,  西义史 ,  丸亀孝生 ,  栗田贵宏

IPC: G06F13/16

CPC classification number: H04L49/253 ,  G06F3/0605 ,  G06F3/0635 ,  G06F3/0656 ,  G06F3/0658 ,  G06F3/0683 ,  H04L12/6418 ,  H04L45/74

Abstract: 本发明提供一种存储装置、存储系统以及数据处理方法。根据一个实施方式,存储装置包括具备多个输入端口、多个输出端口、选择器、包控制器以及存储器的多个存储器节点。上述选择器将输入到上述输入端口的包输出到上述输出端口。上述包控制器控制上述选择器的输出。上述存储器存储数据。上述存储器节点彼此之间通过上述输入端口以及上述输出端口相互地连接。上述存储器节点具有由物理位置确定的物理地址。上述包控制器在接收了不是发给自身的存储器节点的包的情况下，根据至少包含上述包的发送目的地地址和上述自身的存储器节点的地址的信息，切换输出上述包的上述输出端口。

公开(公告)号：CN102708073B

公开(公告)日：2017-03-01

申请号：CN201110274966.0

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 辰村光介 ,  木下敦宽 ,  西野弘刚 ,  铃木正道 ,  西义史 ,  丸亀孝生 ,  栗田贵宏

IPC: G06F13/16

CPC classification number: H04L49/253 ,  G06F3/0605 ,  G06F3/0635 ,  G06F3/0656 ,  G06F3/0658 ,  G06F3/0683 ,  H04L12/6418 ,  H04L45/74

Abstract: 本发明提供一种存储装置、存储系统以及数据处理方法。根据一个实施方式,存储装置包括具备多个输入端口、多个输出端口、选择器、包控制器以及存储器的多个存储器节点。上述选择器将输入到上述输入端口的包输出到上述输出端口。上述包控制器控制上述选择器的输出。上述存储器存储数据。上述存储器节点彼此之间通过上述输入端口以及上述输出端口相互地连接。上述存储器节点具有由物理位置确定的物理地址。上述包控制器在接收了不是发给自身的存储器节点的包的情况下，根据至少包含上述包的发送目的地地址和上述自身的存储器节点的地址的信息，切换输出上述包的上述输出端口。

公开(公告)号：CN101330055A

公开(公告)日：2008-12-24

申请号：CN200810125334.6

申请日：2008-06-20

Applicant: 株式会社东芝

Inventor： 山内尚 ,  西义史 ,  木下敦宽 ,  土屋义规 ,  古贺淳二 ,  加藤弘一

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/785

Abstract: 提供在CMIS构造的半导体器件中降低n型以及p型MISFET的界面电阻的半导体器件的制造方法以及半导体器件。该半导体器件的制造方法以及半导体器件的特征在于，在第一半导体区域上形成n型MISFET的栅极绝缘膜和栅电极，在第二半导体区域上形成p型MISFET的栅极绝缘膜和栅电极，对第一半导体区域离子注入As，形成n型扩散层，在第一半导体区域上淀积包含Ni的第一金属之后，通过第一热处理形成第一硅化物层，在第一硅化物层上以及第二半导体区域上淀积包含Ni的第二金属之后，通过第二热处理将第一硅化物层进行厚膜化，并且形成第二硅化物层，对第二硅化物层离子注入B或者Mg之后，施加第三热处理。