公开(公告)号：CN105117355A

公开(公告)日：2015-12-02

申请号：CN201510449201.4

申请日：2012-08-08

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  丸龟孝生 ,  辰村光介

IPC: G06F13/16

CPC classification number: G06F17/30587 ,  G06F12/0292 ,  G06F13/1694 ,  G06F2213/16

Abstract: 公开了一种存储器、存储器系统及其数据处理方法。根据一个实施例，包括键-值存储(该存储包含键-值数据作为键和对应于该键的值的对)的存储器系统包括第一存储器(14)、控制电路(11)以及第二存储器(12)。第一存储器(14)被配置成包含用于存储数据的数据区域以及包含键-值数据的表区域。控制电路(11)被配置成通过寻址来执行对第一存储器(14)的写入和读取，并执行基于键-值存储的请求。第二存储器(12)被配置成根据来自控制电路(11)的指令而存储键-值数据。控制电路(11)通过使用存储在所述第一存储器(14)中的键-值数据以及存储在所述第二存储器(12)中的键-值数据来执行集合操作。

公开(公告)号：CN102473642B

公开(公告)日：2014-11-12

申请号：CN200980160136.6

申请日：2009-07-08

Applicant: 株式会社东芝

Inventor： 辰村光介 ,  木下敦宽

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/66742 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785 ,  H01L29/78681 ,  H01L29/78684

Abstract: 一种半导体装置的制造方法，该半导体装置在MISFET的沟道区域使用高迁移率沟道材料，该制造方法包括：在表面部具有与表面垂直的方向的结晶方位为[110]方向的Si1-xGex(x＜0.5)的支撑基板的表面部上，以使栅极长度方向的端部的面方位成为与上述[110]方向正交的{111}面的方式形成伪栅极的工序；将伪栅极用作掩模，在基板的表面部形成源极/漏极区域的工序；在伪栅极的侧部埋入形成绝缘膜的工序；将绝缘膜用作掩模，去除伪栅极，进而去除基板的源极/漏极区域间的工序；在源极/漏极区域间生长III-V族半导体或Ge构成的沟道区域的工序；以及在沟道区域上隔着栅极绝缘膜形成栅极电极的工序。

公开(公告)号：CN103927274A

公开(公告)日：2014-07-16

申请号：CN201310394679.2

申请日：2013-09-03

Applicant: 株式会社东芝

Inventor： 佐佐木勇辉 ,  栗田贵宏 ,  木下敦宽

IPC: G06F13/16

CPC classification number: G06F13/4081 ,  G06F15/17 ,  G06F15/17381

Abstract: 提供一种能够容易扩展并且数据的转发高速的存储装置。该存储装置具备：发布数据读出以及写入的控制命令的处理部；相互连接为至少大于等于二维的排列的多个存储部；上述处理部具备：处理器和对于上述处理器与通过总线连接的外部网络之间进行通信的网络通信部；上述存储部具备：通过总线与上述处理部连接的处理器输入输出部；与相邻的其它上述存储部连接的存储部输入输出部；能够存储数据的存储器；根据在上述数据中包含的上述存储部的位置信息，决定向其它上述存储部转发上述数据的转发路径，并进行转发处理的路由部。

公开(公告)号：CN103106158A

公开(公告)日：2013-05-15

申请号：CN201210279821.4

申请日：2012-08-08

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  丸龟孝生 ,  辰村光介

IPC: G06F13/16 ,  G06F13/28

CPC classification number: G06F17/30587 ,  G06F12/0292

Abstract: 公开了一种包括键-值存储的存储器系统。根据一个实施例，包括键-值存储（该存储包含键-值数据作为键和对应于该键的值的对）的存储器系统包括第一存储器（14）、控制电路（11）以及第二存储器（12）。第一存储器（14）被配置成包含用于存储数据的数据区域以及包含键-值数据的表区域。控制电路（11）被配置成通过寻址来执行对第一存储器（14）的写入和读取，并执行基于键-值存储的请求。第二存储器（12）被配置成根据来自控制电路（11）的指令而存储键-值数据。控制电路（11）通过使用存储在所述第一存储器（14）中的键-值数据以及存储在所述第二存储器（12）中的键-值数据来执行集合操作。

公开(公告)号：CN103023501A

公开(公告)日：2013-04-03

申请号：CN201210224236.4

申请日：2012-06-29

Applicant: 株式会社东芝

Inventor： 丸亀孝生 ,  棚本哲史 ,  木下敦宽 ,  井口智明 ,  铃木正道 ,  齐藤好昭

IPC: H03M1/12

CPC classification number: H03M1/1061 ,  H03F3/45183 ,  H03F2203/45391 ,  H03F2203/45392 ,  H03F2203/45674 ,  H03K5/2481 ,  H03M1/365

Abstract: 一种模数转换器，包括电压生成单元和多个比较器。电压生成单元通过多个电阻器将从外部施加的基准电压分压以生成多个比较电压。比较器将比较电压与模拟输入电压相比较并基于比较结果而输出数字信号。每个比较器包含检测比较电压和模拟输入电压之间的电势差的差动对电路。差动对电路包含第一电路部分和第二电路部分。第一电路部分包含：栅极被供给一个输入的第一输入晶体管和与第一输入晶体管串联连接的电阻器。第二电路部分包含：栅极被供给另一个输入并与第一输入晶体管形成差动对的第二输入晶体管；和与第二输入晶体管串联连接的可变电阻器。可变电阻器包含串联连接的多个可变电阻元件，每个可变电阻元件具有根据控制信号被可变地设定的电阻值。

公开(公告)号：CN103023500A

公开(公告)日：2013-04-03

申请号：CN201210224176.6

申请日：2012-06-29

Applicant: 株式会社东芝

Inventor： 丸亀孝生 ,  棚本哲史 ,  木下敦宽 ,  井口智明 ,  铃木正道 ,  齐藤好昭

IPC: H03M1/12

CPC classification number: H03M1/1061 ,  H01L27/22 ,  H01L43/08 ,  H03M1/365

Abstract: 本发明涉及模数转换器。根据一个实施例，模数转换器包括电压生成单元以及多个比较器。电压生成单元被配置来利用多个可变电阻器对基准电压进行分压，以生成多个比较电压。所述多个比较器中的每一个被配置来将所述多个比较电压中的任意一个与模拟输入电压进行比较，以及基于比较电压和模拟输入电压之间的比较结果输出数字信号。所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。

公开(公告)号：CN101431080A

公开(公告)日：2009-05-13

申请号：CN200810178673.0

申请日：2007-02-01

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  白田理一郎 ,  渡边浩志 ,  室冈贤一 ,  古贺淳二

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11556 ,  H01L27/11568

Abstract: 本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

公开(公告)号：CN1674298A

公开(公告)日：2005-09-28

申请号：CN200510059287.6

申请日：2005-03-25

Applicant: 株式会社东芝

Inventor： 中林幸雄 ,  西之原一美 ,  木下敦宽 ,  古贺淳二

IPC: H01L29/772 ,  H01L29/786 ,  H01L21/00

CPC classification number: H01L29/785 ,  H01L29/66643 ,  H01L29/66795 ,  H01L29/7839 ,  H01L29/78621

Abstract: 一种场效应晶体管，包括：第一半导体区；绝缘地设置于第一半导体区域之上的栅极电极；其间夹有第一半导体区域的源极和漏极电极；第二半导体区，均被形成于第一半导体区域与源极和漏极电极之一之间、具有比第一半导体区域的杂质浓度更高的杂质浓度，在源极电极和漏极电极相对于沟道方向而相互分离的方向上，源极电极向栅极电极偏移，第二半导体区域之一具有这样的厚度，其不大于该第二半导体区域之一在沟道方向上被完全耗尽时的厚度，该第二半导体区域之一与源极电极处于热平衡。

公开(公告)号：CN103023500B

公开(公告)日：2016-01-20

申请号：CN201210224176.6

申请日：2012-06-29

Applicant: 株式会社东芝

Inventor： 丸亀孝生 ,  棚本哲史 ,  木下敦宽 ,  井口智明 ,  铃木正道 ,  齐藤好昭

IPC: H03M1/12

CPC classification number: H03M1/1061 ,  H01L27/22 ,  H01L43/08 ,  H03M1/365

Abstract: 本发明涉及模数转换器。根据一个实施例，模数转换器包括电压生成单元以及多个比较器。电压生成单元被配置来利用多个可变电阻器对基准电压进行分压，以生成多个比较电压。所述多个比较器中的每一个被配置来将所述多个比较电压中的任意一个与模拟输入电压进行比较，以及基于比较电压和模拟输入电压之间的比较结果输出数字信号。所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。

公开(公告)号：CN102473459A

公开(公告)日：2012-05-23

申请号：CN200980160142.1

申请日：2009-09-18

Applicant: 株式会社东芝

Inventor： 木下敦宽

IPC: G11C15/04

CPC classification number: G11C15/04 ,  G11C15/046

Abstract: 一种使用多个存储器单元构成的半导体相联存储器装置，存储器单元被构成为具有第1输入端、第2输入端和输出端，当第1输入端的输入数据以及储存数据的至少一方是“1”并且第2输入端的输入数据是“1”的情况下输出“1”，除此之外的情况下输出“0”。通过在多个存储器单元的相邻的单元之间连接第2输入端和输出端构成检索字串。通过以共用同一列的存储器单元的第1输入端的形式连接多个上述检索字串，从而构成检索块。