-
公开(公告)号：CN108345935A
公开(公告)日：2018-07-31
申请号：CN201710755161.5
申请日：2017-08-29
Applicant: 株式会社东芝
IPC: G06N3/06
CPC classification number: G06N3/0445 , G06N3/0472
Abstract: 一种积和运算器，谋求积和运算的高速化及低功耗。实施方式所涉及的积和运算器具备系数存储部、控制部、高位乘法部、高位累积部、低位乘法部和输出部。高位乘法部针对N个输入值的每个输入值计算将对应的输入值、对应的系数中对象位的值、和对象位的权重相乘后的高位乘法值。高位累积部计算将高位乘法值累积相加后的高位累积值。低位乘法部针对N个输入值的每个输入值计算将对应的输入值和对应的系数中小于停止位的位的值相乘后的低位乘法值。输出部在高位累积值超过边界值的情况下，将超过边界值后的范围的值作为乘法累加运算值进行输出。
-
公开(公告)号：CN103023501A
公开(公告)日：2013-04-03
申请号：CN201210224236.4
申请日：2012-06-29
Applicant: 株式会社东芝
IPC: H03M1/12
CPC classification number: H03M1/1061 , H03F3/45183 , H03F2203/45391 , H03F2203/45392 , H03F2203/45674 , H03K5/2481 , H03M1/365
Abstract: 一种模数转换器，包括电压生成单元和多个比较器。电压生成单元通过多个电阻器将从外部施加的基准电压分压以生成多个比较电压。比较器将比较电压与模拟输入电压相比较并基于比较结果而输出数字信号。每个比较器包含检测比较电压和模拟输入电压之间的电势差的差动对电路。差动对电路包含第一电路部分和第二电路部分。第一电路部分包含：栅极被供给一个输入的第一输入晶体管和与第一输入晶体管串联连接的电阻器。第二电路部分包含：栅极被供给另一个输入并与第一输入晶体管形成差动对的第二输入晶体管；和与第二输入晶体管串联连接的可变电阻器。可变电阻器包含串联连接的多个可变电阻元件，每个可变电阻元件具有根据控制信号被可变地设定的电阻值。
-
公开(公告)号：CN103023500A
公开(公告)日：2013-04-03
申请号：CN201210224176.6
申请日：2012-06-29
Applicant: 株式会社东芝
IPC: H03M1/12
CPC classification number: H03M1/1061 , H01L27/22 , H01L43/08 , H03M1/365
Abstract: 本发明涉及模数转换器。根据一个实施例，模数转换器包括电压生成单元以及多个比较器。电压生成单元被配置来利用多个可变电阻器对基准电压进行分压，以生成多个比较电压。所述多个比较器中的每一个被配置来将所述多个比较电压中的任意一个与模拟输入电压进行比较，以及基于比较电压和模拟输入电压之间的比较结果输出数字信号。所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。
-
公开(公告)号：CN101483428B
公开(公告)日：2012-01-11
申请号：CN200910002015.0
申请日：2009-01-08
Applicant: 株式会社东芝
IPC: H03K19/0944 , G11C11/16
CPC classification number: H03K19/1733 , G11C11/161 , G11C11/1675 , G11C11/1697
Abstract: 可以提供一个可重新配置逻辑电路，可以采用该可重新配置逻辑电路实现高集成度。可重新配置逻辑电路包括：包括多个自旋MOSFET和选择部分的多路复用器，每个所述自旋MOSFET具有包含磁材料的源极和漏极，并且所述选择部分包括多个MOSFET，并且基于从控制线传输的控制数据，从多个自旋MOSFET中选择一个自旋MOSFET；确定电路，其确定由选择部分选择的所选择的自旋MOSFET的源极和漏极的磁材料的磁化处于第一状态还是第二状态；以及第一和第二写电路，其通过提供在所选择的自旋MOSFET的源极和漏极之间流动的写电流，分别将所选择的自旋MOSFET的源极和漏极的磁材料的磁化置于第第二和第一状态。
-
公开(公告)号：CN102148055A
公开(公告)日：2011-08-10
申请号：CN201010509925.0
申请日：2010-10-14
Applicant: 株式会社东芝
IPC: G11C11/16
CPC classification number: G11C14/0081
Abstract: 本发明提供使用自旋MOS晶体管的非易失性存储器电路，其具备：第一p沟道MOS晶体管，具有作为源极和漏极中的一个的第一电极和作为另一个的第二电极；第二p沟道MOS晶体管，具有作为源极和漏极中的一个的第三电极和作为另一个的第四电极；第一n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第五电极和作为另一个的第六电极；第二n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第七电极和作为另一个的第八电极；第一n沟道MOS晶体管，具有作为源极和漏极中的一个的第九电极和作为另一个的第十电极；以及第二n沟道MOS晶体管，具有作为源极和漏极中的一个的第十一电极和作为另一个的第十二电极。
-
Patent Agency Ranking
公开(公告)号：CN103023500B
公开(公告)日：2016-01-20
申请号：CN201210224176.6
申请日：2012-06-29
Applicant: 株式会社东芝
IPC: H03M1/12
CPC classification number: H03M1/1061 , H01L27/22 , H01L43/08 , H03M1/365
Abstract: 本发明涉及模数转换器。根据一个实施例，模数转换器包括电压生成单元以及多个比较器。电压生成单元被配置来利用多个可变电阻器对基准电压进行分压，以生成多个比较电压。所述多个比较器中的每一个被配置来将所述多个比较电压中的任意一个与模拟输入电压进行比较，以及基于比较电压和模拟输入电压之间的比较结果输出数字信号。所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。
-
公开(公告)号：CN102148055B
公开(公告)日：2014-04-23
申请号：CN201010509925.0
申请日：2010-10-14
Applicant: 株式会社东芝
IPC: G11C11/16
CPC classification number: G11C14/0081
Abstract: 本发明提供使用自旋MOS晶体管的非易失性存储器电路，其具备：第一p沟道MOS晶体管，具有作为源极和漏极中的一个的第一电极和作为另一个的第二电极；第二p沟道MOS晶体管，具有作为源极和漏极中的一个的第三电极和作为另一个的第四电极；第一n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第五电极和作为另一个的第六电极；第二n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第七电极和作为另一个的第八电极；第一n沟道MOS晶体管，具有作为源极和漏极中的一个的第九电极和作为另一个的第十电极；以及第二n沟道MOS晶体管，具有作为源极和漏极中的一个的第十一电极和作为另一个的第十二电极。
-
公开(公告)号：CN101483428A
公开(公告)日：2009-07-15
申请号：CN200910002015.0
申请日：2009-01-08
Applicant: 株式会社东芝
IPC: H03K19/0944 , G11C11/16
CPC classification number: H03K19/1733 , G11C11/161 , G11C11/1675 , G11C11/1697
Abstract: 可以提供一个可重新配置逻辑电路，可以采用该可重新配置逻辑电路实现高集成度。可重新配置逻辑电路包括：包括多个自旋MOSFET和选择部分的多路复用器，每个所述自旋MOSFET具有包含磁材料的源极和漏极，并且所述选择部分包括多个MOSFET，并且基于从控制线传输的控制数据，从多个自旋MOSFET中选择一个自旋MOSFET；确定电路，其确定由选择部分选择的所选择的自旋MOSFET的源极和漏极的磁材料的磁化处于第一状态还是第二状态；以及第一和第二写电路，其通过提供在所选择的自旋MOSFET的源极和漏极之间流动的写电流，分别将所选择的自旋MOSFET的源极和漏极的磁材料的磁化置于第二和第一状态。
-
公开(公告)号：CN100405550C
公开(公告)日：2008-07-23
申请号：CN200410095163.9
申请日：2004-07-30
Applicant: 株式会社东芝
IPC: H01L21/302 , H01L21/28 , H01L21/44 , H01L21/60
CPC classification number: H01L29/0665 , B82Y10/00 , G11C13/025 , H01J9/025 , H01L29/0673 , H01L29/0676 , H01L29/068 , Y10T428/256 , Y10T428/259
Abstract: 提供一种电极制造方法，能够对于碳纳米管和量子点等的微细结构自匹配地形成电极。该电极制造方法，具有：在基板的表面上形成多个突出部的突出部形成步骤；向上述多个突出部间导入大小随热、光或第一溶剂而变化的第一粒子的第一粒子导入步骤；通过对上述第一粒子赋予热、光或第一溶剂中的任一种，在俯视所述基板时的所述多个突出部之间的范围内变更该第一粒子的大小的尺寸变更步骤；向上述基板的表面淀积电极材料的电极材料淀积步骤；以及通过去除上述第一粒子，使位于上述突出部上的电极材料残留作为电极，而有选择地去除位于上述第一粒子上的电极材料，以形成电极的电极形成步骤。
-
公开(公告)号：CN1604281A
公开(公告)日：2005-04-06
申请号：CN200410095163.9
申请日：2004-07-30
Applicant: 株式会社东芝
IPC: H01L21/302 , H01L21/28 , H01L21/44 , H01L21/60
CPC classification number: H01L29/0665 , B82Y10/00 , G11C13/025 , H01J9/025 , H01L29/0673 , H01L29/0676 , H01L29/068 , Y10T428/256 , Y10T428/259
Abstract: 提供一种电极制造方法，能够对于碳纳米管和量子点等的微细结构自匹配地形成电极。该电极制造方法，具有：在基板的表面上形成多个突出部的突出部形成步骤；向多个突出部间导入大小随热、光或第一溶剂而变化的第一粒子的第一粒子导入步骤；通过对第一粒子赋予热、光或第一溶剂的某一种，来变更该第一粒子的大小的尺寸变更步骤；向基板的表面淀积电极材料的电极材料淀积步骤。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.025 seconds)
