-
公开(公告)号:CN1385886A
公开(公告)日:2002-12-18
申请号:CN02119238.3
申请日:2002-05-10
Applicant: 株式会社东芝
IPC: H01L21/3105 , H01L21/324
CPC classification number: H01L21/76825 , H01L21/76828
Abstract: 一种半导体器件的制造方法,包括:在半导体衬底上边,设置含有Si原子的低介电常数绝缘膜;边照射电子束边加热上述低介电常数绝缘膜;和使上述加热中或加热后的上述低介电常数绝缘膜暴露于促进上述Si原子的结合的气体中。
-
公开(公告)号:CN1379450A
公开(公告)日:2002-11-13
申请号:CN02108730.X
申请日:2002-03-29
Applicant: 株式会社东芝
IPC: H01L21/312 , H01L21/3105 , H01L21/324
CPC classification number: H01L21/02137 , H01L21/02282 , H01L21/02351 , H01L21/3122 , H01L21/76825 , H01L21/76828
Abstract: 本发明公开一种形成绝缘膜的方法,包括用绝缘膜材料涂覆衬底以形成一涂覆膜,这绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物,并且加热所述涂覆膜的同时用电子束辐照所述涂覆膜。
-
公开(公告)号:CN1311540C
公开(公告)日:2007-04-18
申请号:CN200510056487.6
申请日:2005-03-22
Applicant: 株式会社东芝
Inventor: 宫岛秀史
IPC: H01L21/768 , H01L21/00
CPC classification number: H01L21/76835 , H01L21/76801 , H01L21/76802 , H01L21/76808 , H01L21/76828 , H01L21/76831 , H01L21/76834
Abstract: 本发明提供了一种半导体器件的制造方法,包括在半导体衬底上形成具有多孔结构的低介电常数绝缘膜;在低介电常数绝缘膜中形成沟槽;在具有沟槽的低介电常数绝缘膜上和沟槽中提供掩埋绝缘膜;去除在沟槽中提供的掩埋绝缘膜,由此打开沟槽;以及在沟槽中掩埋导体材料,形成导体部分。
-
公开(公告)号:CN1518092A
公开(公告)日:2004-08-04
申请号:CN200410001053.1
申请日:2004-01-16
Applicant: 株式会社东芝
IPC: H01L21/768
CPC classification number: H01L21/76835 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件的制造方法,包括在下层互连的表面上形成保护膜,和通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜,并形成过孔和互连沟槽。除去抗蚀剂掩模之后,除去在过孔底部露出的保护膜。通过在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连。第一无孔膜包括第一层和第二层,第一层相对于保护膜具有高蚀刻选择比,第二层相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比。
-
公开(公告)号:CN1280890C
公开(公告)日:2006-10-18
申请号:CN200410001053.1
申请日:2004-01-16
Applicant: 株式会社东芝
IPC: H01L21/768
CPC classification number: H01L21/76835 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件的制造方法,包括在下层互连的表面上形成保护膜,和通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜,并形成过孔和互连沟槽。除去抗蚀剂掩模之后,除去在过孔底部露出的保护膜。通过在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连。第一无孔膜包括第一层和第二层,第一层相对于保护膜具有高蚀刻选择比,第二层相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比。
-
公开(公告)号:CN1190827C
公开(公告)日:2005-02-23
申请号:CN02108730.X
申请日:2002-03-29
Applicant: 株式会社东芝
IPC: H01L21/312 , H01L21/3105 , H01L21/324
CPC classification number: H01L21/02137 , H01L21/02282 , H01L21/02351 , H01L21/3122 , H01L21/76825 , H01L21/76828
Abstract: 本发明公开一种形成绝缘膜的方法,包括用绝缘膜材料涂覆衬底以形成一涂覆膜,这绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物,并且加热所述涂覆膜的同时用电子束辐照所述涂覆膜。
-
公开(公告)号:CN1348207A
公开(公告)日:2002-05-08
申请号:CN01140937.1
申请日:2001-09-27
Applicant: 株式会社东芝
IPC: H01L21/768 , H01L21/31 , H01L21/3105 , H01L21/283
CPC classification number: H01L21/02126 , H01L21/02203 , H01L21/02216 , H01L21/02282 , H01L21/02343 , H01L21/02359 , H01L21/31053 , H01L21/31058 , H01L21/3122 , H01L21/76819
Abstract: 在含有半导体基片的半导体结构上形成以硅氧烷键为主骨架的低介质常数绝缘膜。此低介质常数绝缘膜中以界面活性剂浸透。使此为所述界面活性剂浸透的上述低介电常数绝缘膜在能暴露于水的状态下进行预定的工序。
-
公开(公告)号:CN1677642A
公开(公告)日:2005-10-05
申请号:CN200510056487.6
申请日:2005-03-22
Applicant: 株式会社东芝
Inventor: 宫岛秀史
IPC: H01L21/768 , H01L21/00
CPC classification number: H01L21/76835 , H01L21/76801 , H01L21/76802 , H01L21/76808 , H01L21/76828 , H01L21/76831 , H01L21/76834
Abstract: 本发明提供了一种半导体器件的制造方法,包括在半导体衬底上形成具有多孔结构的低介电常数绝缘膜;在低介电常数绝缘膜中形成沟槽;在具有沟槽的低介电常数绝缘膜上和沟槽中提供掩埋绝缘膜;去除在沟槽中提供的掩埋绝缘膜,由此打开沟槽;以及在沟槽中掩埋导体材料,形成导体部分。
-
公开(公告)号:CN1612318A
公开(公告)日:2005-05-04
申请号:CN200410088459.8
申请日:2004-10-29
Applicant: 株式会社东芝
Inventor: 宫岛秀史
IPC: H01L21/768 , H01L21/00
CPC classification number: H01L21/76828 , H01L21/76801 , H01L21/76802 , H01L21/76807 , H01L21/76808 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 根据本发明的一个方案,提供一种半导体器件的制造方法,包括:形成至少一个互连层,具有低介电常数绝缘膜(1)和埋置在低介电常数绝缘膜(1)中的互连(2);形成在互连层中延伸的沟槽或孔(12);对具有沟槽或孔(12)的互连层进行热处理;以及在沟槽或孔(12)中埋置材料(13)。
-
公开(公告)号:CN1612317A
公开(公告)日:2005-05-04
申请号:CN200410086993.5
申请日:2004-10-27
Applicant: 株式会社东芝
Inventor: 宫岛秀史
IPC: H01L21/768 , H01L21/00
CPC classification number: H01L21/67207 , H01L21/02074 , H01L21/02167 , H01L21/02211 , H01L21/02274 , H01L21/76826 , H01L21/76828 , H01L21/76834 , H01L21/76883
Abstract: 公开了一种制造半导体器件的方法,包括制备具有含碳和氢的第一绝缘膜(102)和铜布线(104)的工件,以及通过对冷却的工件使用等离子体还原在铜布线表面上形成的氧化物(104a)。
-
-
-
-
-
-
-
-
-