公开(公告)号：CN1771770A

公开(公告)日：2006-05-10

申请号：CN03826515.X

申请日：2003-05-23

Applicant: 富士通株式会社

Inventor： 首藤贵志 ,  高野宪治 ,  饭田宪司 ,  阿部健一郎 ,  新居启二 ,  濑山清隆

IPC: H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/142 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/19106 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/183 ,  H05K3/20 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4644 ,  H05K3/4652 ,  H05K3/4682 ,  H05K3/4697 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0391 ,  H05K2201/068 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10378 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/0156 ,  H05K2203/016 ,  H05K2203/061 ,  H05K2203/085 ,  H05K2203/1536 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49169 ,  H01L2224/0401

Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。

公开(公告)号：CN1525806A

公开(公告)日：2004-09-01

申请号：CN200410001999.8

申请日：2004-01-18

Applicant: 富士通株式会社

Inventor： 首藤贵志 ,  柏武文 ,  高野宪治 ,  饭田宪司 ,  阿部健一郎

IPC: H05K3/46

CPC classification number: H05K3/4682 ,  H05K3/0058 ,  H05K2203/0152 ,  H05K2203/0156 ,  H05K2203/085 ,  H05K2203/1536 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/4913

Abstract: 一种制造电路板的方法，其能够避免核心基片的形变，保证其尺寸和高密度的布线图案，从而实现紧凑和高性能的半导体器件。本发明的制造电路板的方法包括如下步骤：通过构建处理在一个核心基片上形成一个多层体，其中被一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把该多层体与该核心基片相分离。一个金属层被真空附着在该半导体基片上。通过构建处理把该多层体形成在该金属层上，并且通过破坏在该核心基片与该金属层之间的真空状态，把该多层体与该金属层一同从该核心基片上分离。

公开(公告)号：CN101101899B

公开(公告)日：2010-11-10

申请号：CN200710109870.2

申请日：2007-06-01

Applicant: 富士通株式会社

Inventor： 斋藤聪义 ,  绿川健 ,  仓石彻 ,  熊谷睦之 ,  藤本昌司 ,  阿部健一郎

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/492 ,  H01L23/12 ,  H01L21/48 ,  H05K1/02 ,  H05K3/46

CPC classification number: H05K1/0224 ,  H01L2924/0002 ,  H05K1/025 ,  H05K1/0253 ,  H05K1/116 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4661 ,  H05K2201/09236 ,  H05K2201/093 ,  H05K2201/09336 ,  H05K2201/0959 ,  H05K2201/09636 ,  H05K2201/09718 ,  H05K2203/0425 ,  H05K2203/063 ,  Y10T29/49117 ,  H01L2924/00

Abstract: 本发明提供一种积层板及其制造方法、具有该积层板的电子元件和装置，该积层板包括具有多层结构的积层和/或具有多层结构的芯层。该多层结构包括信号布线图案、连接到该信号布线图案的焊盘、与该焊盘位于同一层上且围绕该焊盘设置的绝缘部分、和与该焊盘位于同一层上且围绕该绝缘部分设置的导体。该多层结构具有至少两个不同的禁止距离，该禁止距离定义为同一层上该焊盘的轮廓线与距离该焊盘最近的导体之间的最小距离。

公开(公告)号：CN100353821C

公开(公告)日：2007-12-05

申请号：CN200410001999.8

申请日：2004-01-18

Applicant: 富士通株式会社

Inventor： 首藤贵志 ,  柏武文 ,  高野宪治 ,  饭田宪司 ,  阿部健一郎

IPC: H05K3/46

Abstract: 一种制造电路板的方法，其能够避免核心基片的形变，保证其尺寸和高密度的布线图案，从而实现紧凑和高性能的半导体器件。本发明的制造电路板的方法包括如下步骤：通过构建处理在一个核心基片上形成一个多层体，其中被一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把该多层体与该核心基片相分离。一个金属层被真空附着在该半导体基片上。通过构建处理把该多层体形成在该金属层上，并且通过破坏在该核心基片与该金属层之间的真空状态，把该多层体与该金属层一同从该核心基片上分离。

公开(公告)号：CN101409239B

公开(公告)日：2011-10-05

申请号：CN200810178297.5

申请日：2003-05-23

Applicant: 富士通株式会社

Inventor： 首藤贵志 ,  高野宪治 ,  饭田宪司 ,  阿部健一郎 ,  新居启二 ,  濑山清隆

IPC: H01L21/48 ,  H01L23/498 ,  H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/142 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/19106 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/183 ,  H05K3/20 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4644 ,  H05K3/4652 ,  H05K3/4682 ,  H05K3/4697 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0391 ,  H05K2201/068 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10378 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/0156 ,  H05K2203/016 ,  H05K2203/061 ,  H05K2203/085 ,  H05K2203/1536 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49169 ,  H01L2224/0401

Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。

公开(公告)号：CN101409239A

公开(公告)日：2009-04-15

申请号：CN200810178297.5

申请日：2003-05-23

Applicant: 富士通株式会社

Inventor： 首藤贵志 ,  高野宪治 ,  饭田宪司 ,  阿部健一郎 ,  新居启二 ,  濑山清隆

IPC: H01L21/48 ,  H01L23/498 ,  H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/142 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/19106 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/183 ,  H05K3/20 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4644 ,  H05K3/4652 ,  H05K3/4682 ,  H05K3/4697 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0391 ,  H05K2201/068 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10378 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/0156 ,  H05K2203/016 ,  H05K2203/061 ,  H05K2203/085 ,  H05K2203/1536 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49169 ,  H01L2224/0401

Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。

公开(公告)号：CN100475004C

公开(公告)日：2009-04-01

申请号：CN03826515.X

申请日：2003-05-23

Applicant: 富士通株式会社

Inventor： 首藤贵志 ,  高野宪治 ,  饭田宪司 ,  阿部健一郎 ,  新居启二 ,  濑山清隆

IPC: H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/142 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/19106 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/183 ,  H05K3/20 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4644 ,  H05K3/4652 ,  H05K3/4682 ,  H05K3/4697 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0391 ,  H05K2201/068 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10378 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/0156 ,  H05K2203/016 ,  H05K2203/061 ,  H05K2203/085 ,  H05K2203/1536 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49169 ,  H01L2224/0401

Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。

公开(公告)号：CN101101899A

公开(公告)日：2008-01-09

申请号：CN200710109870.2

申请日：2007-06-01

Applicant: 富士通株式会社

Inventor： 斋藤聪义 ,  绿川健 ,  仓石彻 ,  熊谷睦之 ,  藤本昌司 ,  阿部健一郎

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/492 ,  H01L23/12 ,  H01L21/48 ,  H05K1/02 ,  H05K3/46

CPC classification number: H05K1/0224 ,  H01L2924/0002 ,  H05K1/025 ,  H05K1/0253 ,  H05K1/116 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4661 ,  H05K2201/09236 ,  H05K2201/093 ,  H05K2201/09336 ,  H05K2201/0959 ,  H05K2201/09636 ,  H05K2201/09718 ,  H05K2203/0425 ,  H05K2203/063 ,  Y10T29/49117 ,  H01L2924/00

Abstract: 本发明提供一种积层板及其制造方法、具有该积层板的电子元件和装置，该积层板包括具有多层结构的积层和/或具有多层结构的芯层。该多层结构包括信号布线图案、连接到该信号布线图案的焊盘、与该焊盘位于同一层上且围绕该焊盘设置的绝缘部分、和与该焊盘位于同一层上且围绕该绝缘部分设置的导体。该多层结构具有至少两个不同的禁止距离，该禁止距离定义为同一层上该焊盘的轮廓线与距离该焊盘最近的导体之间的最小距离。