公开(公告)号：CN101326632A

公开(公告)日：2008-12-17

申请号：CN200580052286.7

申请日：2005-12-12

Applicant: 富士通株式会社

Inventor： 浅野正义 ,  铃木嘉之 ,  伊藤哲也 ,  和田一

IPC: H01L21/8242 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/06 ,  H01L27/092 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L29/66181 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1052 ,  H01L27/10829 ,  H01L27/1087 ,  H01L27/10894 ,  H01L29/945

Abstract: 在半导体器件的制造方法中，在半导体衬底(11)上形成元件分离用沟槽(14)；在半导体衬底的整个面上，中间隔着绝缘薄膜(12、72)形成具有不能完全填埋所述沟槽的厚度的第一多晶硅膜(15a、35a)；以杂质不穿透衬底表面的能量，向所述第一多晶硅膜的规定部位注入杂质；在所述第一多晶硅膜上形成第二多晶硅膜(15b、35b)，所述第二多晶硅膜(15b、35b)具有确保晶体管的工作所需膜厚的厚度；将所述第一及第二多晶硅膜加工成规定形状，并同时形成沟槽电容器用单元板电极(16、46)和晶体管的栅电极(17、47、49n、49p)。

公开(公告)号：CN101315890A

公开(公告)日：2008-12-03

申请号：CN200810109564.3

申请日：2008-06-02

Applicant: 富士通株式会社

Inventor： 吉泽和隆 ,  姊崎彻 ,  大越克明 ,  森下辉规 ,  和田一

IPC: H01L21/31 ,  H01L21/3105 ,  H01L21/316

CPC classification number: H01L21/31612 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/02326 ,  H01L21/0234 ,  H01L21/3081 ,  H01L21/3144 ,  H01L21/31662 ,  H01L21/76264 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11546

Abstract: 根据实施例的方案的一种制造半导体器件的方法，包括步骤：在多个硅衬底的后表面上形成第一绝缘膜；将所述多个硅衬底退火，以使所述第一绝缘膜中的氧化物脱气；以及将所述硅衬底退火之后，以成批处理的方式将所述多个硅衬底的表面氧化。

公开(公告)号：CN1282253C

公开(公告)日：2006-10-25

申请号：CN02106726.0

申请日：2002-03-04

Applicant: 富士通株式会社

Inventor： 和田一 ,  冈部坚一 ,  渡边孔

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/425

CPC classification number: H01L21/26513 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L29/1083

Abstract: 一种半导体器件，它具有确定在硅衬底主表面上的第一和第二有源区、制作在第一有源区中并具有第一延伸区和深于第一延伸区并被第一浓度的铟掺杂的第一小袋区域的第一n沟道MOS晶体管、以及制作在第二有源区中并具有第二延伸区和深于第二延伸区并被低于第一浓度的第二浓度的铟掺杂的第二小袋区域的第二n沟道MOS晶体管。硼离子可以被注入到第二小袋区域中。借助于注入铟离子，能够形成小袋区域，并能够降低铟注入引起的漏电流的增大。

公开(公告)号：CN1393935A

公开(公告)日：2003-01-29

申请号：CN02106726.0

申请日：2002-03-04

Applicant: 富士通株式会社

Inventor： 和田一 ,  冈部坚一 ,  渡边孔

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/425

CPC classification number: H01L21/26513 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L29/1083

Abstract: 一种半导体器件，它具有确定在硅衬底主表面上的第一和第二有源区、制作在第一有源区中并具有第一延伸区和深于第一延伸区并被第一浓度的铟掺杂的第一小袋区域的第一n沟道MOS晶体管、以及制作在第二有源区中并具有第二延伸区和深于第二延伸区并被低于第一浓度的第二浓度的铟掺杂的第二小袋区域的第二n沟道MOS晶体管。硼离子可以被注入到第二小袋区域中。借助于注入铟离子，能够形成小袋区域，并能够降低铟注入引起的漏电流的增大。