公开(公告)号：CN1282253C

公开(公告)日：2006-10-25

申请号：CN02106726.0

申请日：2002-03-04

Applicant: 富士通株式会社

Inventor： 和田一 ,  冈部坚一 ,  渡边孔

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/425

CPC classification number: H01L21/26513 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L29/1083

Abstract: 一种半导体器件，它具有确定在硅衬底主表面上的第一和第二有源区、制作在第一有源区中并具有第一延伸区和深于第一延伸区并被第一浓度的铟掺杂的第一小袋区域的第一n沟道MOS晶体管、以及制作在第二有源区中并具有第二延伸区和深于第二延伸区并被低于第一浓度的第二浓度的铟掺杂的第二小袋区域的第二n沟道MOS晶体管。硼离子可以被注入到第二小袋区域中。借助于注入铟离子，能够形成小袋区域，并能够降低铟注入引起的漏电流的增大。

公开(公告)号：CN1469488A

公开(公告)日：2004-01-21

申请号：CN03142892.4

申请日：2003-06-24

Applicant: 富士通株式会社

Inventor： 籾山阳一 ,  冈部坚一 ,  齐木孝志 ,  福留秀畅

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/26513 ,  H01L21/26506 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66492 ,  H01L29/6656 ,  H01L29/6659 ,  H04M15/8016 ,  H04M15/81 ,  H04M2215/0112 ,  H04M2215/2026 ,  H04M2215/22 ,  H04M2215/32 ,  H04M2215/7414 ,  H04W4/24

Abstract: 首先注入Sb离子作为形成袋区域的杂质；然后注入N作为扩散抑制物质，使得在与栅极交界处的附近和由袋区域中的杂质产生的作为缺陷界面的非晶体/晶体界面处产生两个浓度峰值；并且执行用于形成外延区和深源漏区的离子注入，从而形成具有外延结构的掺杂层。

公开(公告)号：CN1291500C

公开(公告)日：2006-12-20

申请号：CN03142892.4

申请日：2003-06-24

Applicant: 富士通株式会社

Inventor： 籾山阳一 ,  冈部坚一 ,  齐木孝志 ,  福留秀畅

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/26513 ,  H01L21/26506 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66492 ,  H01L29/6656 ,  H01L29/6659 ,  H04M15/8016 ,  H04M15/81 ,  H04M2215/0112 ,  H04M2215/2026 ,  H04M2215/22 ,  H04M2215/32 ,  H04M2215/7414 ,  H04W4/24

Abstract: 首先注入Sb离子作为形成袋区域的杂质；然后注入N作为扩散抑制物质，使得在与栅极交界处的附近和由袋区域中的杂质产生的作为缺陷界面的非晶体/晶体界面处产生两个浓度峰值；并且执行用于形成外延区和深源漏区的离子注入，从而形成具有外延结构的掺杂层。

公开(公告)号：CN1393935A

公开(公告)日：2003-01-29

申请号：CN02106726.0

申请日：2002-03-04

Applicant: 富士通株式会社

Inventor： 和田一 ,  冈部坚一 ,  渡边孔

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/425

CPC classification number: H01L21/26513 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L29/1083

Abstract: 一种半导体器件，它具有确定在硅衬底主表面上的第一和第二有源区、制作在第一有源区中并具有第一延伸区和深于第一延伸区并被第一浓度的铟掺杂的第一小袋区域的第一n沟道MOS晶体管、以及制作在第二有源区中并具有第二延伸区和深于第二延伸区并被低于第一浓度的第二浓度的铟掺杂的第二小袋区域的第二n沟道MOS晶体管。硼离子可以被注入到第二小袋区域中。借助于注入铟离子，能够形成小袋区域，并能够降低铟注入引起的漏电流的增大。