-
公开(公告)号：CN100481445C
公开(公告)日：2009-04-22
申请号：CN200480014803.7
申请日：2004-05-28
IPC: H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01L24/06 , H01L23/481 , H01L25/0657 , H01L29/0657 , H01L2224/0401 , H01L2224/05554 , H01L2224/16 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2225/06562 , H01L2225/06593 , H01L2924/01004 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01055 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/10155 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/3011
Abstract: 本发明的目的在于，提供一种能够以相同结构层叠为多层以组装成模块的半导体芯片。以预定的设定次数的旋转对称或者以与包含所述旋转对称及对称轴线的面对称地形成各端子组(31～36)的各端子。公共连接端子组(32，36)的各端子(A0～A7，RFCG)在层叠方向两侧的表面部形成连接部。个别连接端子组(31，33)的各端子中，一个特定端子(CS；KEY)在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子(NC；DMY)在层叠方向两侧的表面部形成连接部。通过将这样的半导体芯片(20)分别相互错开规定角度或者进一步翻转以进行层叠，能够采用相同的半导体芯片(20)较佳地组装模块，其中，规定角度是指将360度除以所述设定次数得到的角度。
-
公开(公告)号：CN1795558A
公开(公告)日：2006-06-28
申请号：CN200480014803.7
申请日：2004-05-28
IPC: H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01L24/06 , H01L23/481 , H01L25/0657 , H01L29/0657 , H01L2224/0401 , H01L2224/05554 , H01L2224/16 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2225/06562 , H01L2225/06593 , H01L2924/01004 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01055 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/10155 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/3011
Abstract: 本发明的目的在于，提供一种能够以相同结构层叠为多层以组装成模块的电子部件。以预定的设定次数的旋转对称或者以与包含所述旋转对称及对称轴线的面对称地形成各端子组(31～36)的各端子。公共连接端子组(32，36)的各端子(A0～A7，RFCG)在层叠方向两侧的表面部形成连接部。个别连接端子组(31，33)的各端子中，一个特定端子(CS；KEY)在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子(NC；DMY)在层叠方向两侧的表面部形成连接部。通过将这样的电子部件(20)分别相互错开规定角度或者进一步翻转以进行层叠，能够采用相同的电子部件(20)较佳地组装模块，其中，规定角度是指将360度除以所述设定次数得到的角度。
-
公开(公告)号：CN1305133C
公开(公告)日：2007-03-14
申请号：CN200310119538.6
申请日：2003-11-28
IPC: H01L23/48 , H01L23/522 , H01L27/12 , H01L21/28 , H01L21/60
Abstract: 本发明得到易制造的半导体器件。具备：互相相向配置的第1和第2半导体衬底(1、2)；在第1半导体衬底(1)的相向面上形成、由第1半导体电路(3)和第1电极(7)构成的第1半导体元件(5)；在第2半导体衬底(2)的相向面上形成、由第2半导体电路(4)和第2电极(8)构成的第2半导体元件(6)；夹在第1与第2电极(7、8)之间的布线层(9)；及贯通第1半导体衬底(1)，同时连接在布线层(9)上且经布线层(9)与第1和第2电极(7、8)连接的贯通电极(12)，第2半导体衬底(2)在贯通电极(12)的侧面方向隔开配置，从第1半导体衬底(1)突出的贯通电极(12)的侧面和第2半导体元件(6)的侧面被绝缘材料(13)覆盖，贯通电极(12)的一端从第1半导体衬底(1)背面露出，另一端位于与第2半导体衬底(2)背面相同的高度，并从绝缘材料(13)露出。
-
公开(公告)号：CN1738027A
公开(公告)日：2006-02-22
申请号：CN200510091409.X
申请日：2005-08-10
IPC: H01L21/822 , H01L21/28 , H01L21/768 , H01L21/60 , H01L27/00 , H01L25/00
Abstract: 本发明提供一种半导体芯片的制造方法，包括：在具有表面及背面并在所述表面上形成了功能元件的半导体基板的所述表面上，形成比所述半导体基板的厚度更小的给定的深度的表面侧凹部的工序；向该表面侧凹部内供给非金属材料，将由该非金属材料制成的虚设塞子嵌入所述表面侧凹部中的虚设塞子形成工序；在该虚设塞子形成工序之后，将所述半导体基板的所述背面侧部分除去，将所述半导体基板薄型化为比所述表面侧凹部的深度更小的厚度，将所述表面侧凹部制成贯穿孔的薄型化工序；将所述贯穿孔内的所述虚设塞子除去的虚设塞子除去工序；在该虚设塞子除去工序之后，向所述贯穿孔供给金属材料，形成贯穿电极的工序。
-
公开(公告)号：CN1638076A
公开(公告)日：2005-07-13
申请号：CN200410098022.2
申请日：2004-12-03
CPC classification number: H01L23/481 , H01L21/76843 , H01L21/76898 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/48 , H01L25/0657 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/04042 , H01L2224/05548 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/48247 , H01L2224/48463 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06582 , H01L2225/06586 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/01327 , H01L2924/04941 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2224/05552 , H01L2924/00 , H01L2924/00012
Abstract: 一种半导体芯片的制造方法，包括：从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第1金属材料而形成氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第1金属材料易氧化的金属的第2金属材料的工序；电连接上述第2金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，从其背面去除上述半导体基板，使之变得比上述凹部的深度薄，将上述凹部形成为贯通基板的贯通孔，将上述第2金属材料形成为电连接上述表面侧与上述背面侧的贯通电极，同时形成为从上述背面侧突出的背面侧突起电极的薄型化工序。
-
Patent Agency Ranking
公开(公告)号：CN100461371C
公开(公告)日：2009-02-11
申请号：CN200510091409.X
申请日：2005-08-10
IPC: H01L21/822 , H01L21/28 , H01L21/768 , H01L21/60 , H01L27/00 , H01L25/00
Abstract: 本发明提供一种半导体芯片的制造方法，包括：在具有表面及背面并在所述表面上形成了功能元件的半导体基板的所述表面上，形成比所述半导体基板的厚度更小的给定的深度的表面侧凹部的工序；向该表面侧凹部内供给非金属材料，将由该非金属材料制成的虚设塞子嵌入所述表面侧凹部中的虚设塞子形成工序；在该虚设塞子形成工序之后，将所述半导体基板的所述背面侧部分除去，将所述半导体基板薄型化为比所述表面侧凹部的深度更小的厚度，将所述表面侧凹部制成贯穿孔的薄型化工序；将所述贯穿孔内的所述虚设塞子除去的虚设塞子除去工序；在该虚设塞子除去工序之后，向所述贯穿孔供给金属材料，形成贯穿电极的工序。
-
公开(公告)号：CN100440467C
公开(公告)日：2008-12-03
申请号：CN200410098022.2
申请日：2004-12-03
CPC classification number: H01L23/481 , H01L21/76843 , H01L21/76898 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/48 , H01L25/0657 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/04042 , H01L2224/05548 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/48247 , H01L2224/48463 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06582 , H01L2225/06586 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/01327 , H01L2924/04941 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2224/05552 , H01L2924/00 , H01L2924/00012
Abstract: 一种半导体芯片的制造方法，包括：从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第1金属材料而形成氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第1金属材料易氧化的金属的第2金属材料的工序；电连接上述第2金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，从其背面去除上述半导体基板，使之变得比上述凹部的深度薄，将上述凹部形成为贯通基板的贯通孔，将上述第2金属材料形成为电连接上述表面侧与上述背面侧的贯通电极，同时形成为从上述背面侧突出的背面侧突起电极的薄型化工序。
-
公开(公告)号：CN1311523C
公开(公告)日：2007-04-18
申请号：CN200410008003.6
申请日：2004-03-05
Applicant: 株式会社瑞萨科技 , 株式会社东芝 , 新光电气工业株式会社
IPC: H01L21/02 , H01L21/304 , H01L21/00
Abstract: 本发明可以在半导体晶片与支撑板贴合前后不对运送系统进行改变而将其加以利用，同时得到能放宽对半导体晶片的加工精度以及半导体晶片与支撑板的对位精度的要求，提高半导体元件的制造效率的半导体晶片。本发明的半导体晶片在边缘部形成了通过对背面削除来进行分离的台阶部4部，该台阶部4的深度大于通过对背面进行削除加工而形成的最终加工厚度，并且它的从平坦面1a向径向外侧方向延伸的尺寸比半导体晶片1和同该半导体晶片1有大致相同直径的支撑板的直径尺寸的加工公差的最大值减最小值之差与将半导体晶片1同支撑板贴合时产生的对位误差的最大值的总和值大。
-
公开(公告)号：CN100514565C
公开(公告)日：2009-07-15
申请号：CN200510084836.5
申请日：2005-07-18
IPC: H01L21/28
CPC classification number: H01L21/76898 , H01L2224/0231 , H01L2224/02372 , H01L2224/05548
Abstract: 一种半导体装置的制造方法，其具有贯通电极，能够使工序简化，将制造成本抑制得极低，同时，谋求有效利用率的提高。在半导体衬底(10)的表面形成第一绝缘膜(11)，蚀刻其一部分，形成露出半导体衬底(10)的一部分的开口部(11a)。其次，形成从开口部(11a)内延伸到第一绝缘膜(11)上的焊盘电极(12)。在半导体衬底(10)的背面上形成第二绝缘膜(15)。然后，形成具有比开口部(11a)大的口径的通路孔(16)。形成从通路孔(16)内延伸到第二绝缘膜(15)上的第三绝缘膜(17)，蚀刻通路孔(16)底部的第三绝缘膜(17)，露出焊盘电极(12)。然后，在通路孔(16)内形成贯通电极(19)及配线层(20)。最后，将半导体衬底(10)切断分离成多个半导体芯片(10A)。
-
公开(公告)号：CN100397601C
公开(公告)日：2008-06-25
申请号：CN200410011782.5
申请日：2004-09-29
CPC classification number: H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/03912 , H01L2224/0401 , H01L2224/05017 , H01L2224/05022 , H01L2224/05027 , H01L2224/05572 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/1147 , H01L2224/11902 , H01L2224/13006 , H01L2224/13007 , H01L2224/13099 , H01L2224/13144 , H01L2924/0001 , H01L2924/00013 , H01L2924/0002 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01013 , H01L2924/01015 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01056 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/3025 , H01L2924/00014 , H01L2224/05099 , H01L2224/13599 , H01L2224/05599 , H01L2224/29099 , H01L2224/29599 , H01L2224/05552
Abstract: 一种半导体装置的制造方法及半导体装置，该制造方法包括：形成钝化膜的工序，上述钝化膜覆盖形成有电极的半导体基板的形成该电极的一面并形成有使规定的该电极露出的开口；在上述钝化膜的开口附近，形成由金属构成的扩散防止接头的工序；向上述半导体基板的形成上述扩散防止接头的一面供给金属材料而形成由该金属构成的晶种层的工序；形成抗蚀剂膜的工序，上述抗蚀剂膜覆盖上述晶种层并形成有使上述扩散防止接头上方的上述晶种层的规定区域露出的开口；向上述抗蚀剂膜的开口内供给金属材料而形成由该金属构成的突起电极的工序；在形成该突起电极的工序后，去除上述抗蚀剂膜的工序；在形成上述突起电极的工序后，去除上述晶种层的工序。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.042 seconds)
