-
公开(公告)号:CN114586092A
公开(公告)日:2022-06-03
申请号:CN201980101287.8
申请日:2019-10-31
Applicant: 夏普株式会社
IPC: G09G3/3233 , G09G3/20
Abstract: 本申请公开了一种内部补偿方式的电流驱动型显示装置,其不招致显示质量的降低或制造时的成品率降低地适当进行驱动晶体管的阈值补偿,既维持驱动电压又提高了显示亮度。该显示装置中的像素电路(15)包括第1驱动晶体管(M1a)和第2驱动晶体管(M1b),它们的栅极端子相互连接并且连接到保持电容器(Cs)。在数据写入期间,对应数据信号线(Dj)的电压经由被阈值补偿晶体管(M3)设为二极管连接形式的第1驱动晶体管(M1a)写入到保持电容器(Cs),从而进行伴有阈值补偿的数据写入。在发光期间,相当于根据保持电容器(Cs)的保持电压而分别流过第1驱动晶体管(M1a)和第2驱动晶体管(M1b)的电流(I1、I2)之和的电流作为驱动电流(Id)供应到有机EL元件(OL)。
-
公开(公告)号:CN111868806A
公开(公告)日:2020-10-30
申请号:CN201880091188.1
申请日:2018-03-16
Applicant: 夏普株式会社
Abstract: 本发明提供一种具有显示面板的显示装置,该显示面板即使在靠近端子部的显示面板的角部配置有电路块的情况下,也能够使其角部的宽度变窄。在显示面板(10)的第1角部(12a)中,构成由多条短直线组成的折线形状的数据线的每条直线的倾斜角随着远离端子部(16)而变大,并且,数据线(d)的条数也减少,因此,数据线区域的宽度变窄。因此,能够使电路区域的宽度扩大对应于数据线区域的宽度变窄的量,并能够增加构成配置在电路区域中的并联电路块(80)的单元电路块(70)的个数。
-
公开(公告)号:CN105993077A
公开(公告)日:2016-10-05
申请号:CN201580007789.6
申请日:2015-02-10
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368
Abstract: 有源矩阵基板(100)具有设置有多个像素的显示区域(R1)和设置在显示区域的周围的边框区域(R2),在边框区域设置有构成驱动电路的多个周边电路TFT(5),多个周边电路TFT各自具有栅极电极(12)、源极电极(16)、漏极电极(18)和氧化物半导体层(14),在多个周边电路TFT中的至少一部分周边电路TFT中,非对称地形成有源极连接区域(Rs)和漏极连接区域(Rd),其中,源极连接区域(Rs)为氧化物半导体层与源极电极的连接区域,漏极连接区域(Rd)为氧化物半导体层与漏极电极的连接区域。
-
公开(公告)号:CN103229229A
公开(公告)日:2013-07-31
申请号:CN201180056691.1
申请日:2011-10-05
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/133 , G02F1/1368 , G09G3/20 , H01L51/50
CPC classification number: G09G3/3618 , G09G3/3648 , G09G2300/0876 , G09G2300/088 , G09G2310/08
Abstract: 本发明提供一种显示装置,能够实现耗电量的降低,而不会引起开口率的下降。通过由像素电极(20)和相对电极(80)夹持而形成液晶电容元件(Clc)。像素电极(20)、第一开关电路(22)的一端、第二开关电路(23)的一端、第二晶体管(T2)的第一端子形成内部节点(N1)。第一开关电路(22)及第二开关电路(23)的另一端与源极线(SL)相连。第二开关电路(23)由晶体管(T1)与二极管(D1)的串联电路构成,并由晶体管(T1)的控制端子、晶体管(T2)的第二端子、及升压电容元件(Cbst)一端来形成输出节点(N2)。升压电容元件(Cbst)的另一端与升压线(BST)相连,晶体管(T2)的控制端子与参考线(REF)相连。二极管(D1)在从源极线(SL)向内部节点(N1)的方向上具有整流作用。
-
公开(公告)号:CN102598107A
公开(公告)日:2012-07-18
申请号:CN201080049611.5
申请日:2010-10-21
Applicant: 夏普株式会社
CPC classification number: G09G3/367 , G02F1/13624 , G09G3/3618 , G09G3/3655 , G09G3/3659 , G09G2300/0814 , G09G2300/0876
Abstract: 本发明提供一种显示装置,其不会导致开口率下降地实现消耗功率的降低。液晶电容元件(Clc)通过被夹在像素电极(20)和对置电极(80)之间而形成。像素电极(20)、第一开关电路(22)的一端、第二开关电路(23)的一端、第二晶体管(T2)的第一端子形成内部节点(N1)。第一开关电路(22)和第二开关电路(23)的另一端与源极线(SL)连接。第二开关电路(23)由第一晶体管(T1)和二极管(D1)的串联电路构成,由第一晶体管(T1)的控制端子、第二晶体管(T2)的第二端子及升压电容元件(Cbst)的一端形成输出节点(N2)。升压电容元件(Cbst)的另一端与升压线(BST)连接,第二晶体管(T2)的控制端子与基准线(REF)连接。二极管(D1)在从源极线(SL)朝向内部节点(N1)的方向上具有整流作用。
-
公开(公告)号:CN105452949B
公开(公告)日:2019-02-19
申请号:CN201480044668.4
申请日:2014-07-24
Applicant: 夏普株式会社
IPC: G02F1/1368 , G09F9/30 , H01L21/336 , H01L29/786
Abstract: 半导体装置(100A)包括:具有栅极电极(12g)的第一金属层(12);在第一金属层上形成的栅极绝缘层(14);在栅极绝缘层上形成的氧化物半导体层(16);在氧化物半导体层上形成的第二金属层(18);在第二金属层上形成的层间绝缘层(22);和具有透明导电层(Tc)的透明电极层(TE),氧化物半导体层具有第一部分(16a)和横穿栅极电极的边缘地延长的第二部分(16b),第二金属层具有源极电极(18s)和漏极电极(18d),层间绝缘层不包含有机绝缘层,层间绝缘层具有以与第二部分以及漏极电极的靠近第二部分的一侧的端部重叠的方式形成的接触孔(22a),透明导电层(Tc)在接触孔内与漏极电极的端部和氧化物半导体层的第二部分接触。
-
公开(公告)号:CN108780619A
公开(公告)日:2018-11-09
申请号:CN201780014801.5
申请日:2017-02-28
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1368 , H01L21/336 , H01L29/786 , H01L51/50 , H05B33/02
Abstract: 阵列基板(薄膜晶体管基板)(11b)具备:源极配线(配线)(20);TFT(薄膜晶体管)(17),其具有多个电极(17a、17b、17c);配线连接部(31),其至少一部分构成多个电极(17a、17b、17c)中的任一电极,且其连接到源极配线(20),包括透光性导电材料。
-
公开(公告)号:CN108701720A
公开(公告)日:2018-10-23
申请号:CN201780012574.2
申请日:2017-02-17
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/336
CPC classification number: G02F1/1368 , G02F1/133345 , G02F1/133512 , G02F1/133514 , G02F1/136227 , G02F1/136286 , G02F2201/123 , G02F2201/40 , G09F9/30 , H01L23/5329 , H01L27/1225 , H01L27/124 , H01L27/1248 , H01L29/0847 , H01L29/42384 , H01L29/78618 , H01L29/78633 , H01L29/7869
Abstract: 阵列基板(11b)具备:栅极配线(19);TFT(17),其具有栅极电极(17a)、沟道部(17d)、源极部(17b)及漏极部(17c),栅极电极(17a)包括栅极配线(19)的一部分,沟道部(17d)包括氧化物半导体膜(24),源极部(17b)连接到沟道部(17d)的一端侧,漏极部(17c)连接到沟道部(17d)的另一端侧,且包括与沟道部(17d)相比电阻较低的氧化物半导体膜(24);像素电极(18),其连接到漏极部(17c);像素PX,其具有TFT(17)和像素电极(18);以及第2层间绝缘膜(27),其与像素电极(18)和漏极部(17c)重叠并且在不与栅极电极(17a)重叠的位置形成有第2开口部(27a)。
-
公开(公告)号:CN105637637B
公开(公告)日:2018-08-24
申请号:CN201480055774.2
申请日:2014-09-02
Applicant: 夏普株式会社
IPC: H01L27/10 , H01L21/8242 , H01L27/108 , H01L29/786
CPC classification number: H01L27/1255 , G02F1/1368 , H01L27/088 , H01L27/101 , H01L27/112 , H01L27/11206 , H01L27/115 , H01L27/1225 , H01L27/1251 , H01L29/24 , H01L29/41733 , H01L29/42384 , H01L29/7869 , H01L29/78696 , H01L45/085 , H01L45/1206 , H01L45/147 , H01L2029/42388
Abstract: 半导体装置(1001)具备:第1晶体管(10A),其具有第1沟道长度L1和第1沟道宽度W1;以及第2晶体管(10B),其具有第2沟道长度L2和第2沟道宽度W2,第1晶体管(10A)和第2晶体管(10B)具有由共同的氧化物半导体膜形成的活性层,第1晶体管(10A)是能从漏极电流Isd依赖于栅极电压Vg的半导体状态不可逆地变为漏极电流Isd不依赖于栅极电压Vg的电阻体状态的存储晶体管,第1沟道长度L1小于第2沟道长度L2。
-
公开(公告)号:CN105637637A
公开(公告)日:2016-06-01
申请号:CN201480055774.2
申请日:2014-09-02
Applicant: 夏普株式会社
IPC: H01L27/10 , H01L21/8242 , H01L27/108 , H01L29/786
CPC classification number: H01L27/1255 , G02F1/1368 , H01L27/088 , H01L27/101 , H01L27/112 , H01L27/11206 , H01L27/115 , H01L27/1225 , H01L27/1251 , H01L29/24 , H01L29/41733 , H01L29/42384 , H01L29/7869 , H01L29/78696 , H01L45/085 , H01L45/1206 , H01L45/147 , H01L2029/42388
Abstract: 半导体装置(1001)具备:第1晶体管(10A),其具有第1沟道长度L1和第1沟道宽度W1;以及第2晶体管(10B),其具有第2沟道长度L2和第2沟道宽度W2,第1晶体管(10A)和第2晶体管(10B)具有由共同的氧化物半导体膜形成的活性层,第1晶体管(10A)是能从漏极电流Isd依赖于栅极电压Vg的半导体状态不可逆地变为漏极电流Isd不依赖于栅极电压Vg的电阻体状态的存储晶体管,第1沟道长度L1小于第2沟道长度L2。
-
-
-
-
-
-
-
-
-