-
公开(公告)号：CN104205228B
公开(公告)日：2016-09-07
申请号：CN201380017338.1
申请日：2013-02-14
Applicant: 夏普株式会社
Inventor： 山内祥光
IPC: G11C11/405 , H01L21/8242 , H01L27/108 , H01L29/786
CPC classification number: H01L27/11526 , G11C11/403 , G11C11/4074 , G11C16/0408 , G11C16/0433 , G11C16/10 , H01L27/115 , H01L27/1156 , H01L27/1225 , H01L29/7869
Abstract: 提供包括不受阈值电压的偏差的影响且实现了高性能化的氧化物半导体绝缘栅型FET的半导体存储装置。在存储单元(MC)中，第1晶体管元件(T1)的栅极、第2晶体管元件(T2)的源极以及电容元件(Cm)的一端相互连接而形成存储节点(Nm)，第1晶体管元件(T1)的漏极和第2晶体管元件(T2)的漏极相互连接而形成控制节点(Nc)，在排列于同一列的各存储单元(MC)中，控制节点(Nc)与在列方向延伸的共用的第1控制线(CL)连接，第1晶体管元件(T1)的源极与在列方向延伸的共用的数据信号线(DL)连接，第2晶体管元件的栅极与单个第1选择线(WL)连接，电容元件(Cm)的另一端与单个第2选择线(GL)连接，按每个第1控制线(CL)具备一端与第1控制线(CL)连接、另一端与电压供应线(VL)连接的开关元件(SE)。
-
公开(公告)号：CN102598108A
公开(公告)日：2012-07-18
申请号：CN201080050378.2
申请日：2010-07-22
Applicant: 夏普株式会社
Inventor： 山内祥光
CPC classification number: G09G3/3648 , G09G3/3614 , G09G3/3655 , G09G3/3659 , G09G2300/0417 , G09G2300/0465 , G09G2300/0809 , G09G2300/0814 , G09G2300/0876 , G09G2320/0247 , G09G2330/021
Abstract: 本发明提供一种具备像素电路的显示装置，其不会招致开口率下降地实现电力消耗的降低，所述像素电路具有低迁移率的晶体管。液晶电容元件（Clc）通过夹在像素电极（20）和相对电极（80）之间而形成。像素电极（20）、第一开关电路（22）的一端、第二开关电路（23）的一端、第二晶体管（T2）的第一端子形成内部节点（N1）。第一开关电路（22）的另一端与源极线（SL）连接。第二开关电路（23）将另一端与电压供给线（VSL）连接，且包括晶体管（T1）和晶体管（T3）的串联电路，由晶体管（T1）的控制端子、晶体管（T2）的第二端子和升压电容元件（Cbst）的一端形成输出节点（N2）。升压电容元件（Cbst）的另一端与选择线（SEL）连接，晶体管（T2）的控制端子与基准线（REF）连接，晶体管（T3）的控制端子经由延迟电路（31）与选择线（SEL）连接。
-
公开(公告)号：CN1427419A
公开(公告)日：2003-07-02
申请号：CN02157124.4
申请日：2002-12-17
Applicant: 夏普株式会社
Inventor： 山内祥光
CPC classification number: G11C16/3427 , G11C16/0491 , G11C16/10 , G11C16/3418
Abstract: 一种将数据写入非易失性半导体存储器的方法，该非易失性半导体存储器具有多个存储单元，其中字线由存储单元共用，位线由相邻的存储单元共用，该方法包括从一端的存储单元到另一端的存储单元依次将数据写入与同一条字线连接的存储单元中。
-
公开(公告)号：CN102725788B
公开(公告)日：2015-06-17
申请号：CN201080039888.X
申请日：2010-05-24
Applicant: 夏普株式会社
Inventor： 山内祥光
CPC classification number: G09G3/3659 , G02F1/13624 , G09G2300/0852
Abstract: 提供不导致开口率降低地实现功耗下降的显示装置。液晶电容元件(Clc)是被像素电极20与相对电极(80)夹着而形成的。对相对电极(80)施加相对电压(Vcom)。像素电极(20)、第1开关电路(22)的一端、第2开关电路(23)的一端、第2晶体管(T2)的第1端子形成内部节点(N1)。第1开关电路(22)和第2开关电路(23)的另一端与源极线(SL)连接。第2开关电路(23)包括晶体管(T1)与晶体管(T3)的串联电路，用晶体管(T1)的控制端子、晶体管(T2)的第2端子以及升压电容元件(Cbst)的一端形成输出节点(N2)。升压电容元件(Csbt)的另一端与升压线(BST)连接，晶体管(T2)的控制端子与基准线(REF)连接，晶体管(T3)的控制端子与选择线(SEL)连接。
-
公开(公告)号：CN102763153B
公开(公告)日：2015-01-21
申请号：CN201080050362.1
申请日：2010-07-22
Applicant: 夏普株式会社
Inventor： 山内祥光
CPC classification number: G09G3/36 , G09G3/3233 , G09G3/3614 , G09G3/3618 , G09G3/3648 , G09G3/3655 , G09G3/3659 , G09G2300/0465 , G09G2300/0814 , G09G2300/0819 , G09G2300/0852 , G09G2300/0876 , G09G2310/08 , G09G2320/0247 , G09G2330/021
Abstract: 本发明提供一种显示装置，其不受阈值电压的偏差的影响，能够以低耗电保持像素电压。液晶电容元件(Clc)通过由像素电极(20)和对置电极(80)夹持而形成。对对置电极(80)施加对置电压(Vcom)。像素电极(20)、第一开关电路(22)的一端、第二开关电路(23)的一端、第二晶体管(T2)的第一端子形成内部节点(N1)。第一开关电路(22)的另一端与源极线(SL)连接。第二开关电路(23)的另一端与电压供给线(VSL)连接，包括晶体管(T1)和晶体管(T3)的串联电路，在晶体管(T1)的控制端子、晶体管(T2)的第二端子和升压电容元件(Cbst)的一端形成输出节点(N2)。升压电容元件(Csbt)的另一端与升压线(BST)连接，晶体管(T2)的控制端子与基准线(REF)连接，晶体管(T3)的控制端子与选择线(SEL)连接。
-
Patent Agency Ranking
公开(公告)号：CN103229229A
公开(公告)日：2013-07-31
申请号：CN201180056691.1
申请日：2011-10-05
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/133 , G02F1/1368 , G09G3/20 , H01L51/50
CPC classification number: G09G3/3618 , G09G3/3648 , G09G2300/0876 , G09G2300/088 , G09G2310/08
Abstract: 本发明提供一种显示装置，能够实现耗电量的降低，而不会引起开口率的下降。通过由像素电极（20）和相对电极（80）夹持而形成液晶电容元件（Clc）。像素电极（20）、第一开关电路（22）的一端、第二开关电路（23）的一端、第二晶体管（T2）的第一端子形成内部节点（N1）。第一开关电路（22）及第二开关电路（23）的另一端与源极线（SL）相连。第二开关电路（23）由晶体管（T1）与二极管（D1）的串联电路构成，并由晶体管（T1）的控制端子、晶体管（T2）的第二端子、及升压电容元件（Cbst）一端来形成输出节点（N2）。升压电容元件（Cbst）的另一端与升压线（BST）相连，晶体管（T2）的控制端子与参考线（REF）相连。二极管（D1）在从源极线（SL）向内部节点（N1）的方向上具有整流作用。
-
公开(公告)号：CN102598107A
公开(公告)日：2012-07-18
申请号：CN201080049611.5
申请日：2010-10-21
Applicant: 夏普株式会社
CPC classification number: G09G3/367 , G02F1/13624 , G09G3/3618 , G09G3/3655 , G09G3/3659 , G09G2300/0814 , G09G2300/0876
Abstract: 本发明提供一种显示装置，其不会导致开口率下降地实现消耗功率的降低。液晶电容元件(Clc)通过被夹在像素电极(20)和对置电极(80)之间而形成。像素电极(20)、第一开关电路(22)的一端、第二开关电路(23)的一端、第二晶体管(T2)的第一端子形成内部节点(N1)。第一开关电路(22)和第二开关电路(23)的另一端与源极线(SL)连接。第二开关电路(23)由第一晶体管(T1)和二极管(D1)的串联电路构成，由第一晶体管(T1)的控制端子、第二晶体管(T2)的第二端子及升压电容元件(Cbst)的一端形成输出节点(N2)。升压电容元件(Cbst)的另一端与升压线(BST)连接，第二晶体管(T2)的控制端子与基准线(REF)连接。二极管(D1)在从源极线(SL)朝向内部节点(N1)的方向上具有整流作用。
-
公开(公告)号：CN102460557A
公开(公告)日：2012-05-16
申请号：CN201080025948.2
申请日：2010-06-07
Applicant: 夏普株式会社
Inventor： 山内祥光
CPC classification number: G09G3/3648 , G09G2300/0814 , G09G2300/0876 , G09G2330/021
Abstract: 本发明的目的在于提供一种液晶显示装置，其在高精细面板中，保持透射模式下的高质量显示，并且能充分地减少静止图像的常时显示所需的功耗。在各像素电路(111)中，像素电极(Ep)通过第3晶体管(T3)与源极线(SLj)连接，在刷新电路(111b)进行的刷新动作时，对升压信号线(BSL)施加电压脉冲。此时如果像素电极(Ep)为高电压，节点(N2)的电压上升，第1晶体管(T1)为导通状态，基准电压(REF)作为刷新电压被提供给像素电极(Ep)，如果像素电极(Ep)为低电压，则不上升，因此第1晶体管(T1)为截止状态，节点(N1)的电压为由第1晶体管和第3晶体管(T1，T3)的截止电阻比决定的电压值，被提供给像素电极(Ep)。
-
公开(公告)号：CN104520918B
公开(公告)日：2016-08-31
申请号：CN201380040954.9
申请日：2013-07-26
Applicant: 夏普株式会社
CPC classification number: G09G3/3233 , G09G3/3266 , G09G3/3291 , G09G2300/0842 , G09G2300/0852 , G09G2300/0861 , G09G2310/027 , G09G2310/0286 , G09G2310/0291 , G09G2310/0294 , G09G2320/0233 , G09G2320/029 , G09G2320/0295 , G09G2320/043 , H01L27/3276
Abstract: 有机EL显示装置具备控制器(10)、数据驱动器(600)、实现栅极校正存储器(21)和阈值电压校正存储器(22)的DRAM，数据驱动器(600)将与第一、第二测定用数据电压(Vm)分别相应的第一、第二测定数据(Im)向控制器(10)发送，控制器(10)对理想特性数据(IO(P))与第一、第二测定数据(Im)进行比较，基于比较结果更新阈值电压校正数据(Vt)和增益校正数据(B2R)，控制器(10)基于阈值电压校正数据(Vt)和增益校正数据(B2R)校正影像数据(Vm)，由此，在进行显示的同时，按每个像素电路进行驱动晶体管的阈值电压补偿和增益补偿这两者。
-
公开(公告)号：CN102598108B
公开(公告)日：2015-04-01
申请号：CN201080050378.2
申请日：2010-07-22
Applicant: 夏普株式会社
Inventor： 山内祥光
CPC classification number: G09G3/3648 , G09G3/3614 , G09G3/3655 , G09G3/3659 , G09G2300/0417 , G09G2300/0465 , G09G2300/0809 , G09G2300/0814 , G09G2300/0876 , G09G2320/0247 , G09G2330/021
Abstract: 本发明提供一种具备像素电路的显示装置，其不会招致开口率下降地实现电力消耗的降低，所述像素电路具有低迁移率的晶体管。液晶电容元件（Clc）通过夹在像素电极（20）和相对电极（80）之间而形成。像素电极（20）、第一开关电路（22）的一端、第二开关电路（23）的一端、第二晶体管（T2）的第一端子形成内部节点（N1）。第一开关电路（22）的另一端与源极线（SL）连接。第二开关电路（23）将另一端与电压供给线（VSL）连接，且包括晶体管（T1）和晶体管（T3）的串联电路，由晶体管（T1）的控制端子、晶体管（T2）的第二端子和升压电容元件（Cbst）的一端形成输出节点（N2）。升压电容元件（Cbst）的另一端与选择线（SEL）连接，晶体管（T2）的控制端子与基准线（REF）连接，晶体管（T3）的控制端子经由延迟电路（31）与选择线（SEL）连接。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.026 seconds)
