公开(公告)号：CN104217962B

公开(公告)日：2017-07-21

申请号：CN201410242629.7

申请日：2014-06-03

Applicant: 国际商业机器公司 ,  瑞萨电子公司

Inventor： V·S·巴斯克 ,  省吾望月 ,  山下典洪 ,  叶俊呈

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/78696 ,  H01L21/30604 ,  H01L21/3247 ,  H01L21/823425 ,  H01L21/823431 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/1037 ,  H01L29/41733 ,  H01L29/41791 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7831 ,  H01L29/785 ,  H01L29/7854 ,  H01L29/7856

Abstract: 本发明涉及晶体管以及制造晶体管的方法。晶体管及其制造方法包括：在衬底上形成一个或多个半导体鳍；用保护层覆盖所述一个或多个半导体鳍的源极区和漏极区；在气体环境中对所述一个或多个半导体鳍的未覆盖的沟道部分进行退火以减小鳍宽度并且使所述一个或多个半导体鳍的拐角变圆；以及在减薄的鳍之上形成电介质层和栅极。

公开(公告)号：CN104752507B

公开(公告)日：2018-06-05

申请号：CN201410705030.2

申请日：2014-11-26

Applicant: 国际商业机器公司

Inventor： V·S·巴斯克 ,  刘作光 ,  山下典洪 ,  叶俊呈

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823468 ,  H01L29/06 ,  H01L29/1033 ,  H01L29/42376 ,  H01L29/66553 ,  H01L29/66795 ,  H01L29/7851

Abstract: 本发明涉及半导体器件及其制造方法。一种半导体器件包括：衬底，其沿着第一方向延伸以限定衬底长度，并沿着与所述第一方向垂直的第二方向延伸以限定衬底宽度。第一半导体鳍形成于所述衬底的上表面上。所述第一半导体鳍沿着所述第二方向延伸第一距离以限定第一鳍宽度。第一栅极沟道形成于在所述衬底中形成的第一源/漏结与在所述第一半导体鳍中形成的第二源/漏结之间。第一栅极叠层形成于所述第一栅极沟道的侧壁上。第一间隔物被设置在所述第一栅极叠层与所述第一源/漏结之间。

公开(公告)号：CN104733322B

公开(公告)日：2017-09-12

申请号：CN201410705261.3

申请日：2014-11-28

Applicant: 国际商业机器公司

Inventor： 何虹 ,  C·曾 ,  叶俊呈 ,  殷允朋

IPC: H01L21/336 ,  H01L29/06

CPC classification number: H01L21/3086 ,  H01L21/0338 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/32136 ,  H01L29/66545 ,  H01L29/66795

Abstract: 公开了用于制造多栅器件的鳍的方法和结构。根据一种方法，在半导体衬底之上的多个芯中或多个芯上形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁。选择性地去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。

公开(公告)号：CN104103520B

公开(公告)日：2017-04-05

申请号：CN201410135771.1

申请日：2014-04-04

Applicant: 国际商业机器公司

Inventor： V·S·巴斯克 ,  E·莱奥班顿 ,  山下典洪 ,  叶俊呈

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明涉及形成鳍片FET器件的方法以及鳍片FET结构。一种鳍片FET结构，包括体半导体衬底；从体半导体衬底延伸的半导体鳍片，半导体鳍片的每一个都具有顶部和底部以便半导体鳍片的底部被掺杂并且半导体鳍片的顶部未掺杂；直接位于多个半导体鳍片下面的体半导体衬底的部分被掺杂以形成n+或者P+阱；以及在鳍片的底部之间形成的氧化物。还公开了一种用于形成鳍片FET器件的方法。

公开(公告)号：CN105810574A

公开(公告)日：2016-07-27

申请号：CN201610004901.7

申请日：2016-01-05

Applicant: 国际商业机器公司

Inventor： 陈家佑 ,  刘作光 ,  山下典洪 ,  叶俊呈

IPC: H01L21/28 ,  H01L21/04 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/49 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/285 ,  H01L21/28568 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/76814 ,  H01L21/76831 ,  H01L23/485 ,  H01L23/53266 ,  H01L23/535 ,  H01L29/41725 ,  H01L29/45 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/78 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L21/28008 ,  H01L21/049 ,  H01L21/8234 ,  H01L29/66477

Abstract: 本发明涉及金属绝缘体半导体(MIS)接触及其形成方法以及晶体管。描述了一种用于形成金属绝缘体半导体(MIS)接触的方法、包括MIS的晶体管以及MIS接触。该方法包括：蚀刻用于形成接触的开口，所述开口延伸到半导体区域的上表面。该方法同样包括以选择的深度在半导体区域的上表面内注入金属离子；并且将半导体区域的上表面转换为金属氧化物绝缘层。该方法进一步包括在绝缘层上形成金属层。

公开(公告)号：CN104733322A

公开(公告)日：2015-06-24

申请号：CN201410705261.3

申请日：2014-11-28

Applicant: 国际商业机器公司

Inventor： 何虹 ,  C·曾 ,  叶俊呈 ,  殷允朋

IPC: H01L21/336 ,  H01L29/06

CPC classification number: H01L21/3086 ,  H01L21/0338 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/32136 ,  H01L29/66545 ,  H01L29/66795

Abstract: 公开了用于制造多栅器件的鳍的方法和结构。根据一种方法，在半导体衬底之上的多个芯中或多个芯上形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁。选择性地去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。

公开(公告)号：CN103930998B

公开(公告)日：2017-06-09

申请号：CN201280052232.0

申请日：2012-10-26

Applicant: 国际商业机器公司

Inventor： M·J·布洛茨基 ,  蔡明 ,  郭德超 ,  W·K·汉森 ,  S·纳拉辛哈 ,  梁玥 ,  宋丽阳 ,  王延锋 ,  叶俊呈

IPC: H01L29/786

CPC classification number: H01L29/66803

Abstract: 一种结构包括：衬底；在衬底上设置的晶体管，该晶体管包括由用碳注入的硅构成的鳍片；以及栅极介质层和栅极金属层，覆盖鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。还公开了制备鳍片FET晶体管的方法。同样公开了具有碳注入的阱的平面晶体管，其中选择在阱中的碳浓度以建立晶体管的期望的电压阈值。

公开(公告)号：CN104488079B

公开(公告)日：2017-04-26

申请号：CN201280064723.7

申请日：2012-12-24

Applicant: 国际商业机器公司

Inventor： A·布赖恩特 ,  V·S·巴斯克 ,  卜惠明 ,  W·亨施 ,  E·莱奥班顿 ,  林崇勳 ,  T·E·斯坦德尔特 ,  山下典洪 ,  叶俊呈

IPC: H01L27/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/41791 ,  H01L29/66795

Abstract: 提供了一种用于制造finFET器件的方法。在BOX层之上形成鳍结构。所述鳍结构包括半导体层并且在第一方向上延伸。栅极叠层形成在所述鳍结构上方的所述BOX层上，并且在第二方向上延伸。所述栅极叠层包括高K电介质层和金属栅极。在所述栅极叠层的侧壁上形成栅极间隔物，并且沉积外延层以合并所述鳍结构。注入离子以形成源极区和漏极区，并且在所述栅极间隔物的侧壁上形成伪间隔物。使用所述伪间隔物作为掩膜来使外延层的暴露部分凹陷或者完全去除。硅化形成邻接所述源极区和漏极区的硅化物区，每一个所述硅化物区包括位于所述源极区或漏极区的垂直侧壁上的垂直部分。

公开(公告)号：CN104247016A

公开(公告)日：2014-12-24

申请号：CN201280062604.8

申请日：2012-11-01

Applicant: 国际商业机器公司

Inventor： V·S·巴斯克 ,  卜惠明 ,  E·莱奥班顿 ,  T·E·斯坦德尔特 ,  山下典洪 ,  叶俊呈

IPC: H01L27/088

CPC classification number: H01L29/7843 ,  H01L29/6656 ,  H01L29/66795

Abstract: 鳍片FET和用于制造具有凹陷的应力衬里的鳍片FET的方法。一种方法包括提供具有鳍片的SOI衬底，在所述鳍片上形成栅极，在所述栅极上形成偏移隔离物，外延生长膜以合并所述鳍片，在所述栅极周围沉积虚设隔离物，以及使得合并的外延膜凹陷。然后在所述凹陷的合并外延膜上形成硅化物，之后在鳍片FET上沉积应力衬里。通过使用凹陷合并外延工艺，可以形成具有垂直(即，垂直于衬底)硅化物的MOSFET。所述垂直硅化物改善了扩展电阻。

公开(公告)号：CN104217962A

公开(公告)日：2014-12-17

申请号：CN201410242629.7

申请日：2014-06-03

Applicant: 国际商业机器公司 ,  瑞萨电子公司

Inventor： V·S·巴斯克 ,  省吾望月 ,  山下典洪 ,  叶俊呈

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/78696 ,  H01L21/30604 ,  H01L21/3247 ,  H01L21/823425 ,  H01L21/823431 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/1037 ,  H01L29/41733 ,  H01L29/41791 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7831 ,  H01L29/785 ,  H01L29/7854 ,  H01L29/7856

Abstract: 本发明涉及晶体管以及制造晶体管的方法。晶体管及其制造方法包括：在衬底上形成一个或多个半导体鳍；用保护层覆盖所述一个或多个半导体鳍的源极区和漏极区；在气体环境中对所述一个或多个半导体鳍的未覆盖的沟道部分进行退火以减小鳍宽度并且使所述一个或多个半导体鳍的拐角变圆；以及在减薄的鳍之上形成电介质层和栅极。