公开(公告)号：CN101106141A

公开(公告)日：2008-01-16

申请号：CN200710128129.0

申请日：2007-07-06

Applicant: 国际商业机器公司

Inventor： A·I·舒 ,  J·W·斯雷特 ,  W·亨施 ,  古川俊治 ,  任志斌 ,  D·V·辛格

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762 ,  H01L21/31

CPC classification number: H01L29/78603 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78606 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种绝缘体上半导体结构包括位于基底半导体衬底与表面半导体层之间的掩埋介电层。所述掩埋介电层包括其中包括氮梯度的氧化物材料，所述氮梯度的峰值在所述掩埋介电层的与所述基底半导体衬底和所述表面半导体层中的至少一者的界面处。所述掩埋介电层的与所述基底半导体衬底和所述表面半导体层中的所述至少一者的界面是突变的，在小于约5个原子层厚度中提供过渡，并具有小于约10埃PMS的界面粗糙度。包括无氮的氧化物介电材料的第二介电层可以位于所述掩埋介电层和所述表面半导体层之间。

公开(公告)号：CN101017824A

公开(公告)日：2007-08-15

申请号：CN200610143321.2

申请日：2006-11-03

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  布鲁斯·B·多丽丝 ,  王敬 ,  任志斌

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/82385 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明公开了一种半导体结构及其制造方法，包含相邻的pMOSFET和nMOSFET器件，其中栅叠层分别被应力层重叠，该应力层在pMOSFET器件的沟道内提供压应力，在nMOSFET器件的沟道内提供张应力。该pMOSFET或nMOSFET器件之一的高度小于另一个相邻的器件，两个器件中较低的一个由覆盖该较低器件的应力层内的不连续或开口界定。在用于形成该器件的优选方法中，单个应力层形成于具有不同高度的栅叠层上，从而在该栅叠层下方的衬底内形成第一类型应力，并在与较低栅叠层距离一定间距的该应力层内形成开口，使得第二类型应力形成于该较低栅叠层下方。

公开(公告)号：CN102804387B

公开(公告)日：2016-01-20

申请号：CN201180014121.6

申请日：2011-03-08

Applicant: 国际商业机器公司

Inventor： K·K·陈 ,  任志斌 ,  X·王

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/7624 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78645 ,  H01L29/78648 ,  H01L29/78696

Abstract: 使用具有厚度小于20nm的硅层的绝缘体上硅（SOI）结构来形成极薄绝缘体上硅（ETSOI）半导体器件。使用薄钨背栅101而制造ETSOI器件，该薄钨背栅101被薄氮化物层100、102包封以防止金属氧化，所述钨背栅103的特征在于其低电阻率。该结构还包括具有栅极叠层131、132、133的至少一个FET，所述栅极叠层由高K金属栅极132和叠置在高K金属栅极132上的钨区域133形成，所述栅极叠层的覆盖区利用所述薄SOI层100作为沟道。由此形成的SOI结构控制由薄SOI厚度和其中的掺杂剂所造成的Vt变化。与薄BOX结合的所述ETSOI高K金属背栅完全耗尽器件提供了优良的短沟道控制，并显著降低了漏极诱发偏置和亚阈值摆动。本结构支持具有钨膜的晶片在热处理期间（尤其在STI和接触形成期间）的稳定度的证据。

公开(公告)号：CN102893380A

公开(公告)日：2013-01-23

申请号：CN201080050625.9

申请日：2010-10-05

Applicant: 国际商业机器公司

Inventor： 尹海洲 ,  汪新慧 ,  K.K.钱 ,  任志斌

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/26586 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种形成不对称场效晶体管的方法。该方法包括在半导体基板的顶上形成栅极结构，该栅极结构包括栅极堆叠和邻近于栅极堆叠侧壁的间隔体，且该栅极堆叠具有第一侧以及与第一侧相对的第二侧；从栅极结构的第一侧在基板中执行成角度的离子注入，从而形成邻近于第一侧的离子注入区，其中栅极结构防止成角度的离子注入到达邻近于栅极结构的第二侧的基板；以及在栅极结构的第一侧和第二侧在基板上执行外延生长。因此，离子注入区上的外延生长比未经历离子注入的区域慢得多。由外延生长在栅极结构的第二侧形成的源极区的高度高于由外延生长在栅极结构的第一侧形成的漏极区的高度。还提供一种由此形成的半导体结构。

公开(公告)号：CN101438399A

公开(公告)日：2009-05-20

申请号：CN200780016238.1

申请日：2007-04-30

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W·比德尔 ,  乔尔·P·德索扎 ,  任志斌 ,  亚历山大·雷兹尼塞克 ,  德文德拉·K·萨达纳 ,  凯瑟琳·L·萨恩格 ,  格瓦姆·沙希迪

IPC: H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/26513 ,  H01L21/2658 ,  H01L21/324 ,  H01L21/823814 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7848 ,  H01L29/78618 ,  H01L29/78684 ,  Y10S438/909 ,  Y10S438/943

Abstract: 本发明教导了这样的方法，将离子注入步骤与原位或移位热处理结合以避免和/或最小化注入诱导的非晶化(超薄绝缘体上硅层中的FET中的源极区/漏极区的潜在问题)以及注入诱导的应变源极区/漏极区的塑性松弛(通过与位于其下的衬底层不匹配的嵌入的源极区/漏极区晶格提供沟道应变的应变沟道FET的潜在问题)。在第一个实施例中，通过在高温下实施离子注入而使离子注入与原位热处理相结合。在第二个实施例中，在避免了对能够实施热注入的装置的需要的DDAB方案中，离子注入与移位热处理相结合。

公开(公告)号：CN100479164C

公开(公告)日：2009-04-15

申请号：CN200610143321.2

申请日：2006-11-03

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  布鲁斯·B·多丽丝 ,  王敬 ,  任志斌

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/82385 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明公开了一种半导体结构及其制造方法，包含相邻的pMOSFET和nMOSFET器件，其中栅叠层分别被应力层重叠，该应力层在pMOSFET器件的沟道内提供压应力，在nMOSFET器件的沟道内提供张应力。该pMOSFET或nMOSFET器件之一的高度小于另一个相邻的器件，两个器件中较低的一个由覆盖该较低器件的应力层内的不连续或开口界定。在用于形成该器件的优选方法中，单个应力层形成于具有不同高度的栅叠层上，从而在该栅叠层下方的衬底内形成第一类型应力，并在与较低栅叠层距离一定间距的该应力层内形成开口，使得第二类型应力形成于该较低栅叠层下方。

公开(公告)号：CN102893380B

公开(公告)日：2017-03-01

申请号：CN201080050625.9

申请日：2010-10-05

Applicant: 国际商业机器公司

Inventor： 尹海洲 ,  汪新慧 ,  K.K.钱 ,  任志斌

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/26586 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种形成不对称场效晶体管的方法。该方法包括在半导体基板的顶上形成栅极结构，该栅极结构包括栅极堆叠和邻近于栅极堆叠侧壁的间隔体，且该栅极堆叠具有第一侧以及与第一侧相对的第二侧；从栅极结构的第一侧在基板中执行成角度的离子注入，从而形成邻近于第一侧的离子注入区，其中栅极结构防止成角度的离子注入到达邻近于栅极结构的第二侧的基板；以及在栅极结构的第一侧和第二侧在基板上执行外延生长。因此，离子注入区上的外延生长比未经历离子注入的区域慢得多。由外延生长在栅极结构的第二侧形成的源极区的高度高于由外延生长在栅极结构的第一侧形成的漏极区的

公开(公告)号：CN101425538B

公开(公告)日：2010-08-25

申请号：CN200810149234.7

申请日：2008-09-17

Applicant: 国际商业机器公司

Inventor： 阿姆兰·玛尤姆达 ,  雷尼·T·莫 ,  任志斌 ,  J·斯赖特

IPC: H01L29/78 ,  H01L29/51 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78606 ,  H01L29/4908 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78621

Abstract: 本发明提供了具有金属栅叠层的金属氧化物半导体场效应晶体管(MOSFET)器件和用于改善其性能的技术。本发明涉及具有按比例缩小的栅叠层厚度的金属栅极MOSFET器件及其方法。在一个方面，提供了一种金属氧化物半导体器件，其包括：衬底，其具有隐埋的氧化物层，其至少一部分被配置来作为所述器件的主要背景氧吸气剂；以及，栅叠层，其通过界面氧化物层而与所述衬底分离。所述栅叠层包括：在所述界面氧化物层上的高K层；以及，在所述高K层上的金属栅极层。

公开(公告)号：CN101106141B

公开(公告)日：2010-06-23

申请号：CN200710128129.0

申请日：2007-07-06

Applicant: 国际商业机器公司

Inventor： A·I·舒 ,  J·W·斯雷特 ,  W·亨施 ,  古川俊治 ,  任志斌 ,  D·V·辛格

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762 ,  H01L21/31

CPC classification number: H01L29/78603 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78606 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种绝缘体上半导体结构包括位于基底半导体衬底与表面半导体层之间的掩埋介电层。所述掩埋介电层包括其中包括氮梯度的氧化物材料，所述氮梯度的峰值在所述掩埋介电层的与所述基底半导体衬底和所述表面半导体层中的至少一者的界面处。所述掩埋介电层的与所述基底半导体衬底和所述表面半导体层中的所述至少一者的界面是突变的，在小于约5个原子层厚度中提供过渡，并具有小于约10埃RMS的界面粗糙度。包括无氮的氧化物介电材料的第二介电层可以位于所述掩埋介电层和所述表面半导体层之间。

公开(公告)号：CN101425538A

公开(公告)日：2009-05-06

申请号：CN200810149234.7

申请日：2008-09-17

Applicant: 国际商业机器公司

Inventor： 阿姆兰·玛尤姆达 ,  雷尼·T·莫 ,  任志斌 ,  J·斯赖特

IPC: H01L29/78 ,  H01L29/51 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78606 ,  H01L29/4908 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78621

Abstract: 本发明提供了具有金属栅叠层的金属氧化物半导体场效应晶体管(MOSFET)器件和用于改善其性能的技术。本发明涉及具有按比例缩小的栅叠层厚度的金属栅极MOSFET器件及其方法。在一个方面，提供了一种金属氧化物半导体器件，其包括：衬底，其具有隐埋的氧化物层，其至少一部分被配置来作为所述器件的主要背景氧吸气剂；以及，栅叠层，其通过界面氧化物层而与所述衬底分离。所述栅叠层包括：在所述界面氧化物层上的高K层；以及，在所述高K层上的金属栅极层。