公开(公告)号：CN1507071A

公开(公告)日：2004-06-23

申请号：CN03159717.3

申请日：2003-09-23

Applicant: 国际商业机器公司

Inventor： 布鲁斯·B·多丽丝 ,  杜尔塞蒂·奇达姆巴拉奥 ,  泽维尔·贝依 ,  杰克·A·曼德尔曼 ,  德文德拉·K·萨达纳 ,  多米尼克·J·谢皮斯

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/7842 ,  H01L29/78603 ,  H01L29/78696

Abstract: 本发明公开了一种具有由于电流通道22中的应力而增大的电荷载流子迁移率的场效应晶体管。应力沿电流流动方向(纵向)。在PFET器件中，应力为压力；而在NFET器件中，应力为拉力。应力通过通道下区域32中的压缩膜34而建立。压缩膜向上推起通道22，并导致了通道22的弯曲。在PFET器件中，压缩膜位于通道的端部31下(即位于源极和漏极下)，从而导致通道上部22A中的压缩。在NFET器件中，压缩膜位于通道的中部40下(即位于栅极下)，从而导致通道上部中的拉伸。因此，NFET和PFET器件都可被增强。本发明还公开了一种制造该器件的方法。

公开(公告)号：CN101438399A

公开(公告)日：2009-05-20

申请号：CN200780016238.1

申请日：2007-04-30

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W·比德尔 ,  乔尔·P·德索扎 ,  任志斌 ,  亚历山大·雷兹尼塞克 ,  德文德拉·K·萨达纳 ,  凯瑟琳·L·萨恩格 ,  格瓦姆·沙希迪

IPC: H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/26513 ,  H01L21/2658 ,  H01L21/324 ,  H01L21/823814 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7848 ,  H01L29/78618 ,  H01L29/78684 ,  Y10S438/909 ,  Y10S438/943

Abstract: 本发明教导了这样的方法，将离子注入步骤与原位或移位热处理结合以避免和/或最小化注入诱导的非晶化(超薄绝缘体上硅层中的FET中的源极区/漏极区的潜在问题)以及注入诱导的应变源极区/漏极区的塑性松弛(通过与位于其下的衬底层不匹配的嵌入的源极区/漏极区晶格提供沟道应变的应变沟道FET的潜在问题)。在第一个实施例中，通过在高温下实施离子注入而使离子注入与原位热处理相结合。在第二个实施例中，在避免了对能够实施热注入的装置的需要的DDAB方案中，离子注入与移位热处理相结合。

公开(公告)号：CN1890794A

公开(公告)日：2007-01-03

申请号：CN200480028544.3

申请日：2004-09-28

Applicant: 国际商业机器公司

Inventor： 崔广洙 ,  基思·E·福格尔 ,  西格弗里德·L·莫勒 ,  瑞安·M·米切尔 ,  德文德拉·K·萨达纳

IPC: H01L21/762 ,  H01L21/3063 ,  H01L21/265 ,  H01L21/20

CPC classification number: H01L21/26533 ,  H01L21/3063 ,  H01L21/31662 ,  H01L21/76243

Abstract: 本发明提供了一种制造绝缘体上硅(SOI)的方法，该绝缘体上硅在含硅覆层下面具有薄但均匀的掩埋氧化物区。该SOI结构是这样形成的：首先将含Si衬底的表面改性以包含高浓度的空隙或孔穴；然后，通常但不总是在该衬底顶上形成含硅层，随后以低氧剂量向该结构中注入氧离子；之后使该结构退火以将注入的氧离子转化为薄但均匀的热掩埋氧化物区。

公开(公告)号：CN100452298C

公开(公告)日：2009-01-14

申请号：CN200610137539.7

申请日：2006-10-25

Applicant: 国际商业机器公司

Inventor： 戴维·梅代罗斯 ,  德文德拉·K·萨达纳 ,  凯瑟里娜·E·巴比克 ,  布鲁斯·B·桃瑞丝

IPC: H01L21/20 ,  H01L21/22 ,  H01L21/00

Abstract: 提供一种方法，其允许经由新颖表面制备方案，在相异掺杂的半导体表面(n型和p型)上进行均匀、同时的半导体材料的外延生长，而不使衬底变薄，以及一种将此方案实现到用于集成电路的工艺集成流程中而产生的结构。本发明的方法可以用于从相异表面进行选择性或非选择性的半导体材料的外延生长。更具体而言，本发明包括一种方法，用于采用一种技术在晕圈和/或延展注入工艺期间对硅电路的n-FET和/或p-FET区域进行反掺杂，通过所述技术使得两个区域的表面特性在它们对于湿法或干法表面制备的响应方面相似，且该技术使得两个之前相异的表面可改性，以同时进行加高的源极/漏极结构的外延生长；但不会另外影响所得到器件的电性能。

公开(公告)号：CN1959934A

公开(公告)日：2007-05-09

申请号：CN200610137539.7

申请日：2006-10-25

Applicant: 国际商业机器公司

Inventor： 戴维·梅代罗斯 ,  德文德拉·K·萨达纳 ,  凯瑟里娜·E·巴比克 ,  布鲁斯·B·桃瑞丝

IPC: H01L21/20 ,  H01L21/22 ,  H01L21/00

CPC classification number: H01L29/0847 ,  H01L21/2236 ,  H01L21/2256 ,  H01L21/26513 ,  H01L21/823418 ,  H01L21/823814 ,  H01L29/66628 ,  H01L29/7834

Abstract: 提供一种方法，其允许经由新颖表面制备方案，在相异掺杂的半导体表面(n型和p型)上进行均匀、同时的半导体材料的外延生长，而不使衬底变薄，以及一种将此方案实现到用于集成电路的工艺集成流程中而产生的结构。本发明的方法可以用于从相异表面进行选择性或非选择性的半导体材料的外延生长。更具体而言，本发明包括一种方法，用于采用一种技术在晕圈和/或延展注入工艺期间对硅电路的n－FET和/或p－FET区域进行反掺杂，通过所述技术使得两个区域的表面特性在它们对于湿法或干法表面制备的响应方面相似，且该技术使得两个之前相异的表面可改性，以同时进行加高的源极/漏极结构的外延生长；但不会另外影响所得到器件的电性能。

公开(公告)号：CN100378947C

公开(公告)日：2008-04-02

申请号：CN200510124801.X

申请日：2005-11-15

Applicant: 国际商业机器公司

Inventor： 陈自强 ,  伯纳德·S·迈耶森 ,  德文德拉·K·萨达纳

IPC: H01L21/762

CPC classification number: H01L21/76243 ,  H01L21/31662

Abstract: 本发明涉及一种用于形成超薄掩埋氧化物层的方法，包括步骤：在含Si衬底上形成含Si的第一外延层，其具有约10到约300埃的厚度；形成含硅的第二外延层，其具有约100埃到约1微米的厚度；以及在含氧气氛中在1200℃至1400℃的温度退火所述衬底。本发明克服了退火期间掩埋氧化物破裂成氧化物岛的问题。

公开(公告)号：CN1957458A

公开(公告)日：2007-05-02

申请号：CN200480026380.0

申请日：2004-09-10

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W·比德尔 ,  崔广洙 ,  基思·F·福格尔 ,  德文德拉·K·萨达纳

IPC: H01L21/762

CPC classification number: H01L21/76227 ,  C22F1/10 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/76245 ,  H01L29/78603

Abstract: 本发明提供了一种通过氧化形成于含锗层下面的多孔硅层(或区)形成绝缘体上SiGe的简单而且直接的方法。该方法包括以下步骤：提供一种包括含Si衬底以及该含Si衬底顶上的含Ge层的结构，其中该含Si衬底中形成有空穴富集区；将空穴富集区转化为多孔区；将包括所述多孔区的结构退火以提供基本弛豫的绝缘体上SiGe材料。

公开(公告)号：CN1272856C

公开(公告)日：2006-08-30

申请号：CN03159717.3

申请日：2003-09-23

Applicant: 国际商业机器公司

Inventor： 布鲁斯·B·多丽丝 ,  杜尔塞蒂·奇达姆巴拉奥 ,  泽维尔·贝依 ,  杰克·A·曼德尔曼 ,  德文德拉·K·萨达纳 ,  多米尼克·J·谢皮斯

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/7842 ,  H01L29/78603 ,  H01L29/78696

Abstract: 本发明公开了一种具有由于电流沟道(22)中的应力而增大的电荷载流子迁移率的场效应晶体管。应力沿电流流动方向(纵向)。在P型场效应晶体管器件中，应力为压力；而在N型场效应晶体管器件中，应力为拉力。应力通过沟道下区域(32)中的压缩膜(34)而建立。压缩膜向上推起沟道(22)，并导致了沟道(22)的弯曲。在P型场效应晶体管器件中，压缩膜位于沟道的端部(31)下(即位于源极和漏极下)，从而导致沟道上部(22A)中的压缩。在N型场效应晶体管器件中，压缩膜位于沟道的中部(40)下(即位于栅极下)，从而导致沟道上部中的拉伸。因此，N型场效应晶体管和P型场效应晶体管器件都可被增强。本发明还公开了一种制造该器件的方法。

公开(公告)号：CN101438399B

公开(公告)日：2012-04-18

申请号：CN200780016238.1

申请日：2007-04-30

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W·比德尔 ,  乔尔·P·德索扎 ,  任志斌 ,  亚历山大·雷兹尼塞克 ,  德文德拉·K·萨达纳 ,  凯瑟琳·L·萨恩格 ,  格瓦姆·沙希迪

IPC: H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/26513 ,  H01L21/2658 ,  H01L21/324 ,  H01L21/823814 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7848 ,  H01L29/78618 ,  H01L29/78684 ,  Y10S438/909 ,  Y10S438/943

Abstract: 本发明教导了这样的方法，将离子注入步骤与原位或移位热处理结合以避免和/或最小化注入诱导的非晶化(超薄绝缘体上硅层中的FET中的源极区/漏极区的潜在问题)以及注入诱导的应变源极区/漏极区的塑性松弛(通过与位于其下的衬底层不匹配的嵌入的源极区/漏极区晶格提供沟道应变的应变沟道FET的潜在问题)。在第一个实施例中，通过在高温下实施离子注入而使离子注入与原位热处理相结合。在第二个实施例中，在避免了对能够实施热注入的装置的需要的DDAB方案中，离子注入与移位热处理相结合。

公开(公告)号：CN101449366A

公开(公告)日：2009-06-03

申请号：CN200780018330.1

申请日：2007-06-25

Applicant: 国际商业机器公司

Inventor： 爱德华·W·基拉 ,  史蒂文·J·凯斯特 ,  德文德拉·K·萨达纳 ,  加瓦姆·沙希迪 ,  孙艳宁

IPC: H01L21/336

Abstract: 提供一种包含半导体的异质结构，从底部到顶部其包括III－V族化合物半导体缓冲层，III－V族化合物半导体沟道层，III－V族化合物半导体阻挡层，以及可选的但是优选的III－V族化合物半导体帽层。阻挡层可被掺杂，或者优选地不被掺杂。III－V族化合物半导体缓冲层和III－V族化合物半导体阻挡层包括具有比 III－V族化合物半导体沟道层的带隙更宽的带隙的材料。由于宽带隙材料被用于缓冲层和阻挡层以及窄带隙材料被用于沟道层，在一定的栅偏压范围之下载流子被限制于沟道层。本发明的异质结构可被用于场效应晶体管中的掩埋沟道结构。