-
Patent Agency Ranking
公开(公告)号：CN1268772A
公开(公告)日：2000-10-04
申请号：CN00104703.5
申请日：2000-03-22
Applicant: 因芬尼昂技术北美公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10894
Abstract: 在硅芯片中制作DRAM的工艺,该芯片在其中央区域包括存储器单元的N－MOSFET,在其外围区域包括支撑电路的C－MOSFET。通过在制作存储器单元的过程中在外围区域上包括掩膜氧化物层,可以制作采用N－掺杂多晶硅硅化物栅极的N－MOSFET和采用P－掺杂多晶硅硅化物栅极的P－MOSFET。源极和漏极包括自对准触点。
-
公开(公告)号：CN1263358A
公开(公告)日：2000-08-16
申请号：CN00101981.3
申请日：2000-02-01
Applicant: 因芬尼昂技术北美公司
IPC: H01L21/76 , H01L21/8239 , H01L27/10
CPC classification number: H01L27/10864 , H01L21/02126 , H01L21/02271 , H01L21/02304 , H01L21/31612 , H01L27/10876
Abstract: 一种控制半导体器件的槽内的隔离层厚度的方法,包括下述步骤:设置形成了导电材料(24)的槽(14);在该导电材料上的槽的侧壁上形成衬垫(36);在该导电材料和该侧壁上淀积选择性氧化物淀积层(40),该选择性氧化物淀积层有选择地生长,其在该导电材料(24)上的生长率大于在该侧壁的该衬垫(36)和顶部表面(43)上的生长率;以及在除了与该导电材料(24)接触的部分(42)外除去该选择性氧化物淀积层以便在槽内的该导电材料上形成隔离层。
-
公开(公告)号：CN1165985C
公开(公告)日：2004-09-08
申请号：CN00101981.3
申请日：2000-02-01
Applicant: 因芬尼昂技术北美公司
IPC: H01L21/76
CPC classification number: H01L27/10864 , H01L21/02126 , H01L21/02271 , H01L21/02304 , H01L21/31612 , H01L27/10876
Abstract: 一种控制半导体器件的槽内的隔离层厚度的方法，包括下述步骤：设置形成了导电材料(24)的槽(14)；在该导电材料上的槽的侧壁上形成衬垫(36)；在该导电材料和该侧壁上淀积选择性氧化物淀积层(40)，该选择性氧化物淀积层有选择地生长，其在该导电材料(24)上的生长率大于在该侧壁的该衬垫(36)和顶部表面(43)上的生长率；以及在除了与该导电材料(24)接触的部分(42)外除去该选择性氧化物淀积层以便在槽内的该导电材料上形成隔离层。
-
公开(公告)号：CN1156914C
公开(公告)日：2004-07-07
申请号：CN00104703.5
申请日：2000-03-22
Applicant: 因芬尼昂技术北美公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10894
Abstract: 在硅芯片中制作DRAM的工艺，该芯片在其中央区域包括存储器单元的N-MOSFET，在其外围区域包括支撑电路的C-MOSFET。通过在制作存储器单元的过程中在外围区域上包括掩膜氧化物层，可以制作采用N-掺杂多晶硅硅化物栅极的N-MOSFET和采用P-掺杂多晶硅硅化物栅极的P-MOSFET。源极和漏极包括自对准触点。
-
公开(公告)号：CN1354889A
公开(公告)日：2002-06-19
申请号：CN00808596.X
申请日：2000-05-30
Applicant: 因芬尼昂技术北美公司
IPC: H01L21/8242 , H01L21/306
CPC classification number: H01L27/10861 , H01L21/30608
Abstract: 根据本发明,用于扩展沟槽(202)的方法包括以下步骤,在基片(200)内形成沟槽(202),用刻蚀剂刻蚀表面以提供载氢表面而将沟槽内表面备好,然后对沟槽的硅表面进行各向异性湿法刻蚀而使沟槽(202)扩展。
-
-
-
-
Search Results
5
records
(took 0.023 seconds)
