用于分层预取的半导体存储器

    公开(公告)号:CN1279541C

    公开(公告)日:2006-10-11

    申请号:CN00102321.7

    申请日:2000-02-12

    CPC classification number: G11C7/1039

    Abstract: 根据本发明的一种半导体存储器包括一个数据路径,该数据路径包括多个分层级,每级包括与其他级不同的位数据率。在级之间设置至少两个预取电路。该至少两个预取电路包括至少两个锁存器,锁存器用于接收数据位并存储数据位直到分层中的下一级能够接收数据位为止。该至少两个预取电路连接在级之间以便级之间的每级的总数据率基本相同。控制信号控制至少两个锁存器以便预取电路保持级之间的总数据率。

    采用低电压电平的同步数据获取电路及方法

    公开(公告)号:CN1183596C

    公开(公告)日:2005-01-05

    申请号:CN00104532.6

    申请日:2000-02-12

    CPC classification number: G11C7/1078 H04L7/0008

    Abstract: 一种集成电路中的同步数据获取电路,用于使一个数据信号中的数据的获取与一个定时信号同步。该同步数据获取电路采用具有一个低电压电平的电压信号,数据信号和定时信号具有高于低电压电平的第一电压电平。该同步数据获取电路包括一个定时驱动电路,一个数据驱动电路,一个数据时钟电路。数据时钟电路用于接收低电压定时信号和低电压时钟数据信号。数据定时电路输出一个已同步获取数据信号,此已同步获取数据信号具有高于低电压电平的第一电压电平。

    用于半导体存储器的分层预取

    公开(公告)号:CN1263347A

    公开(公告)日:2000-08-16

    申请号:CN00102321.7

    申请日:2000-02-12

    CPC classification number: G11C7/1039

    Abstract: 根据本发明的一种半导体存储器包括一个数据路径,该数据路径包括多个分层级,每级包括与其他级不同的位数据率。在级之间设置至少两个预取电路。该至少两个预取电路包括至少两个锁存器,锁存器用于接收数据位并存储数据位直到分层中的下一级能够接收数据位为止。该至少两个预取电路连接在级之间以便级之间的每级的总数据率基本相同。控制信号控制至少两个锁存器以便预取电路保持级之间的总数据率。

Patent Agency Ranking