公开(公告)号：CN110970355B

公开(公告)日：2022-06-28

申请号：CN201910921686.0

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭家邦 ,  李亚莲 ,  沈杰一

IPC: H01L21/768 ,  H01L23/528

Abstract: 本公开涉及镶嵌工艺中金属阻挡层的选择性沉积。公开了镶嵌工艺中金属阻挡层的选择性沉积，提供了一种形成集成电路结构的方法，所述方法包括：在导电特征之上形成刻蚀停止层；在所述刻蚀停止层之上形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；以及使用包括抑制剂的刻蚀剂通过所述开口刻蚀所述刻蚀停止层。在所述导电特征上形成包括所述抑制剂的抑制剂膜。所述方法还包括：沉积延伸到所述开口中的导电阻挡层；在沉积所述导电阻挡层之后，执行去除所述抑制剂膜的处理；以及沉积导电材料以填充所述开口的剩余部分。

公开(公告)号：CN110970355A

公开(公告)日：2020-04-07

申请号：CN201910921686.0

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭家邦 ,  李亚莲 ,  沈杰一

IPC: H01L21/768 ,  H01L23/528

Abstract: 本公开涉及镶嵌工艺中金属阻挡层的选择性沉积。公开了镶嵌工艺中金属阻挡层的选择性沉积，提供了一种形成集成电路结构的方法，所述方法包括：在导电特征之上形成刻蚀停止层；在所述刻蚀停止层之上形成电介质层；在所述电介质层中形成开口以显露所述刻蚀停止层；以及使用包括抑制剂的刻蚀剂通过所述开口刻蚀所述刻蚀停止层。在所述导电特征上形成包括所述抑制剂的抑制剂膜。所述方法还包括：沉积延伸到所述开口中的导电阻挡层；在沉积所述导电阻挡层之后，执行去除所述抑制剂膜的处理；以及沉积导电材料以填充所述开口的剩余部分。

公开(公告)号：CN110957206A

公开(公告)日：2020-04-03

申请号：CN201910927448.0

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王仁君 ,  李亚莲 ,  纪志坚 ,  苏鸿文

IPC: H01L21/02 ,  H01L21/67 ,  H01L21/768

Abstract: 一种制造半导体装置的方法，该半导体装置通过修改沉积腔室内的电磁场而被制造。在沉积工艺是溅镀工艺的一些实施例中，电磁场可以通过调整第一线圈与安装平台之间的距离而被修改。在其他实施例中，电磁场可以通过从也存在的附加线圈施加或移除功率而被调整。

公开(公告)号：CN110660729B

公开(公告)日：2022-05-13

申请号：CN201910500647.3

申请日：2019-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭家邦 ,  李亚莲

IPC: H01L21/768

Abstract: 半导体装置的形成方法包含在介电层上方形成阻障层，阻障层中的杂质的浓度随着阻障层延伸远离介电层而增加，以及进行等离子体制程以处理阻障层。

公开(公告)号：CN113793842A

公开(公告)日：2021-12-14

申请号：CN202011279170.X

申请日：2020-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭家邦 ,  张志毅 ,  谢明晓 ,  詹伟翔 ,  李亚莲 ,  黃建中 ,  林俊杰 ,  苏鸿文

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开涉及用于半导体器件的通孔及方法。一种结构包括：第一导电特征，在第一电介质层中；第二电介质层，在第一电介质层之上；以及第二导电特征，延伸穿过第二电介质层以实体接触第一导电特征，其中第二导电特征包括：金属粘附层，在第一导电特征之上并与第一导电特征实体接触；阻挡层，沿第二电介质层的侧壁延伸；以及导电填充材料，在金属粘附层和阻挡层之上延伸，其中导电填充材料的一部分在阻挡层和金属粘附层之间延伸。

公开(公告)号：CN110660729A

公开(公告)日：2020-01-07

申请号：CN201910500647.3

申请日：2019-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭家邦 ,  李亚莲

IPC: H01L21/768

Abstract: 半导体装置的形成方法包含在介电层上方形成阻障层，阻障层中的杂质的浓度随着阻障层延伸远离介电层而增加，以及进行等离子体制程以处理阻障层。

公开(公告)号：CN106952870B

公开(公告)日：2019-10-08

申请号：CN201710010166.5

申请日：2017-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘晓萍 ,  许宏彰 ,  苏鸿文 ,  蔡明兴 ,  林睿哲 ,  林圣轩 ,  李亚莲 ,  高研硕

IPC: H01L21/768

Abstract: 本发明实施例提供了一种用于形成半导体器件结构的方法。方法包括在衬底上方形成栅极堆叠件、间隔件层和介电层。方法包括去除介电层的第一部分以在介电层中形成第一孔。介电层的第二部分位于第一孔下方。方法包括在栅极堆叠件和间隔件层上方形成第一保护层。方法包括在第一保护层上方形成第二保护层。第二保护层包括金属化合物材料，以及第一保护层和第二保护层包括相同的金属元素。方法包括去除介电层的第二部分以形成通孔。方法包括在通孔中形成导电接触结构。本发明实施例涉及半导体器件结构及其形成方法。

公开(公告)号：CN106971975A

公开(公告)日：2017-07-21

申请号：CN201611085479.9

申请日：2016-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘晓萍 ,  林睿哲 ,  李亚莲 ,  许宏彰 ,  林圣轩 ,  高研硕 ,  苏鸿文 ,  蔡明兴 ,  章勋明

IPC: H01L21/77 ,  H01L27/02

CPC classification number: H01L21/823475 ,  H01L21/3083 ,  H01L21/823425 ,  H01L29/41783 ,  H01L29/66515 ,  H01L29/6653 ,  H01L29/66553 ,  H01L29/78 ,  H01L27/02 ,  H01L21/77

Abstract: 本公开的实施例提供一种制造半导体装置的方法。该方法包括：形成第一栅极堆叠于基底上方。第一栅极堆叠包括栅极电极、设置于栅极电极上方的第一硬掩模(HM)及沿着第一栅极堆叠的侧壁的侧壁间隔物。该方法亦包括：形成第一介电层于第一栅极堆叠上方；形成第二硬掩模于第一硬掩模及侧壁间隔物的顶表面上方；形成第二介电层于第二硬掩模及第一介电层上方；及移除第二介电层及第一介电层以形成沟槽并暴露基底的一部分，而第二硬掩模设置于第一栅极堆叠上方。

公开(公告)号：CN113851422A

公开(公告)日：2021-12-28

申请号：CN202110368491.5

申请日：2021-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘耀闵 ,  郭家邦 ,  黄建中 ,  张志毅 ,  李亚莲 ,  林俊杰 ,  苏鸿文 ,  蔡明兴

IPC: H01L21/768 ,  H01L23/528

Abstract: 提供了一种半导体结构及其形成方法。一种方法包括在导电特征之上沉积电介质层。图案化电介质层以在其中形成开口。开口暴露导电特征的第一部分。在开口的侧壁上沉积第一阻挡层。导电特征的第一部分在沉积第一阻挡层结束时保持暴露。

公开(公告)号：CN113314458A

公开(公告)日：2021-08-27

申请号：CN202011211593.8

申请日：2020-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭家邦 ,  施奂宇 ,  陈玟璇 ,  蔡政伦 ,  李亚莲 ,  翁政辉 ,  林俊杰 ,  苏鸿文 ,  刘耀闵

IPC: H01L21/768 ,  H01L23/528

Abstract: 本公开涉及半导体器件的扩散阻挡部及方法。一种方法包括：在导电特征之上形成绝缘层；蚀刻绝缘层以暴露导电特征的第一表面；用牺牲材料覆盖导电特征的第一表面，其中，绝缘层的侧壁不含牺牲材料；用阻挡材料覆盖绝缘层的侧壁，其中，导电特征的第一表面不含阻挡材料，其中，阻挡材料包括用过渡金属掺杂的氮化钽(TaN)；去除牺牲材料；以及用导电材料覆盖阻挡材料和导电特征的第一表面。