-
公开(公告)号：CN107452744A
公开(公告)日：2017-12-08
申请号：CN201710301060.0
申请日：2017-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11517 , H01L27/11521 , H01L27/11551
CPC classification number: H01L29/7883 , H01L27/11519 , H01L27/11524 , H01L27/11526 , H01L29/785 , H01L29/7881 , H01L27/11517 , H01L27/11521 , H01L27/11551
Abstract: 本发明描述了一种非易失性存储单元。非易失性存储单元包括衬底、绝缘体、浮栅和控制栅极。衬底具有鳍。绝缘体位于衬底的上方，其中，鳍位于绝缘体之间。浮栅位于鳍和绝缘体的上方。控制栅极位于绝缘体上的浮栅的上方且包括位于浮栅的侧壁上方的第一接触槽中的至少一个。本发明还描述了一种非易失性存储器。
-
公开(公告)号：CN113539873B
公开(公告)日：2024-04-05
申请号：CN202110733420.0
申请日：2021-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66 , H01L23/544
Abstract: 方法包括将第一电压施加至测试晶圆中的半导体检测器的检测器单元的第一晶体管的源极，以及将第二电压施加至检测器单元的第一晶体管的栅极和第二晶体管的漏极。第一晶体管串联耦接至第二晶体管，并且第一电压高于第二电压。对检测器单元执行预曝光读取操作。在施加第一电压和第二电压之后，将曝光装置的光投射到第二晶体管的栅极。对检测器单元执行曝光后读取操作。将预曝光读取操作与曝光后读取操作的数据进行比较。基于预曝光读取操作和曝光后读取操作的比较的数据调整光的强度。本发明的实施例还涉及半导体结构及其制造方法。
-
公开(公告)号：CN113674784A
公开(公告)日：2021-11-19
申请号：CN202110982620.X
申请日：2021-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 本文揭示一包括可程序化电阻器的记忆体单元与记忆体系统，记忆体单元包括一或更多个可程序化电阻器及控制晶体管。在一态样中，可程序化电阻器包括用于形成晶体管的栅极结构及一或更多个源极/漏极结构。可通过对栅极结构施加电压来设定可程序化电阻器的电阻，同时启用控制晶体管。可通过感测通过可程序化电阻器的电流来读取由可程序化电阻器储存的数据，同时禁用控制晶体管。在一态样中，通过相同类型的元件实现一或更多个可程序化电阻器及控制晶体管，使记忆体单元可通过简化的制程以压缩方式形成。
-
公开(公告)号：CN113539873A
公开(公告)日：2021-10-22
申请号：CN202110733420.0
申请日：2021-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66 , H01L23/544
Abstract: 方法包括将第一电压施加至测试晶圆中的半导体检测器的检测器单元的第一晶体管的源极，以及将第二电压施加至检测器单元的第一晶体管的栅极和第二晶体管的漏极。第一晶体管串联耦接至第二晶体管，并且第一电压高于第二电压。对检测器单元执行预曝光读取操作。在施加第一电压和第二电压之后，将曝光装置的光投射到第二晶体管的栅极。对检测器单元执行曝光后读取操作。将预曝光读取操作与曝光后读取操作的数据进行比较。基于预曝光读取操作和曝光后读取操作的比较的数据调整光的强度。本发明的实施例还涉及半导体结构及其制造方法。
-
公开(公告)号：CN115377005A
公开(公告)日：2022-11-22
申请号：CN202210850702.3
申请日：2022-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/11517 , H01L27/11521
Abstract: 一种半导体装置、其制造方法与使用其的感测方法，半导体装置包含半导体鳍、隔离结构、栅极结构、源极/漏极结构、感测触点、感测垫结构及读取触点。半导体鳍包含通道区及位于通道区相对两侧的源极/漏极区。隔离结构横向围绕半导体鳍。栅极结构位于半导体鳍的通道区上方。源极/漏极结构分别位于半导体鳍的源极/漏极区上方。感测触点位于隔离结构正上方且与栅极结构相邻。感测垫结构连接至感测触点。读取触点位于隔离结构正上方且与栅极结构相邻。
-
Patent Agency Ranking
公开(公告)号：CN114594658A
公开(公告)日：2022-06-07
申请号：CN202210112360.5
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 揭示一种半导体制造设备及制造半导体装置的方法。在一个态样中，设备包括：一支持器，支持器用以放置一基板；及一辐射源，辐射源用于提供辐射以将一图案转移至基板上。设备亦包括多个感测装置，感测装置用以在不存在基板时基于辐射的强度提供一参考信号。设备进一步包括一控制器，控制器能够操作地耦接至感测装置，控制器用以基于参考信号调整辐射的强度。
-
公开(公告)号：CN105895527B
公开(公告)日：2020-01-10
申请号：CN201610073187.7
申请日：2016-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/768 , H01L29/78 , H01L29/06
Abstract: 本发明提供了一种半导体结构及其制造方法。半导体结构包括衬底和在衬底上方形成的栅极结构。半导体结构还包括邻近栅极结构在衬底中形成的第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在衬底上方形成的层间介电层，层间介电层覆盖栅极结构、第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在第一源极/漏极结构上方的层间介电层中形成的第一导电结构。半导体结构还包括在第二源极/漏极结构上方的层间介电层中形成的第二导电结构。另外，第一导电结构与第一源极/漏极结构直接接触，以及第二导体结构与二源极/漏极结构不直接接触。本发明实施例涉及具有数据存储结构的半导体结构及其制造方法。
-
公开(公告)号：CN105895527A
公开(公告)日：2016-08-24
申请号：CN201610073187.7
申请日：2016-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/768 , H01L29/78 , H01L29/06
Abstract: 本发明提供了一种半导体结构及其制造方法。半导体结构包括衬底和在衬底上方形成的栅极结构。半导体结构还包括邻近栅极结构在衬底中形成的第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在衬底上方形成的层间介电层，层间介电层覆盖栅极结构、第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在第一源极/漏极结构上方的层间介电层中形成的第一导电结构。半导体结构还包括在第二源极/漏极结构上方的层间介电层中形成的第二导电结构。另外，第一导电结构与第一源极/漏极结构直接接触，以及第二导体结构与二源极/漏极结构不直接接触。本发明实施例涉及具有数据存储结构的半导体结构及其制造方法。
-
-
公开(公告)号：CN222339878U
公开(公告)日：2025-01-10
申请号：CN202420955000.6
申请日：2024-05-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B20/25
Abstract: 揭露一种记忆体元件。记忆体元件包含记忆体单元，记忆体单元包含晶体管以及复数对串联耦合至晶体管的电阻器。每一对电阻器都包含第一电阻器以及第二电阻器。晶体管沿着基材的主要表面延伸。至少电阻器的第一对形成于多个金属层中的第一者。多个电阻器层中的第一者设置于晶体管上方。至少电阻器的第二对形成于多个金属层中的第二者。多个金属层中的第二者设置于多个电阻器层中的第一者上方。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.028 seconds)
