-
公开(公告)号：CN111261705B
公开(公告)日：2023-03-28
申请号：CN201911214955.6
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈皇魁
IPC: H01L29/417 , H01L21/336 , H01L29/78
Abstract: 一种半导体元件及其制造方法。在制造半导体元件的方法中，在基板上方形成第一源极/漏极结构，在第一源极/漏极结构上方形成一或多个第一绝缘层，在一或多个第一绝缘层中形成第一开口，用第一导电材料填充第一开口以形成与第一源极/漏极结构接触的第一下部触点，在第一下部触点上方形成一或多个第二绝缘层，在一或多个第二绝缘层中形成第二开口以至少部分地暴露第一下部触点，在第二开口的内侧面的至少一部分上形成第一衬垫层，并且用第二导电材料填充第二开口以形成与第一下部触点接触而不与第一衬垫层接触的第一上部触点。
-
公开(公告)号：CN110034070B
公开(公告)日：2022-10-11
申请号：CN201811447839.4
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/768
Abstract: 根据一些实施例，本发明提供了一种制造集成电路的方法。该方法包括在半导体衬底的鳍式有源区上形成源极和漏极；在源极和漏极上沉积层间介电(ILD)层；图案化ILD层以形成分别与源极和漏极对准的第一接触孔和第二接触孔；在第一接触孔中形成介电材料层；以及分别在第一接触孔和第二接触孔中形成第一导电部件和第二导电部件。本发明的实施例还提供了具有嵌入式存储器件的结构和集成电路结构。
-
公开(公告)号：CN113394243A
公开(公告)日：2021-09-14
申请号：CN202110114644.3
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露描述一种半导体结构。半导体结构可包括：基材；栅极结构，栅极结构在基材上方；源极/漏极(S/D)接触结构，源极/漏极接触结构毗邻栅极结构；介电材料层，介电材料层在源极/漏极接触结构上方；导电层，导电层在介电材料层上方且与介电材料层接触且在源极/漏极接触结构上方；及互连结构，互连结构在导电层上方且与导电层接触。
-
公开(公告)号：CN105895527B
公开(公告)日：2020-01-10
申请号：CN201610073187.7
申请日：2016-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/768 , H01L29/78 , H01L29/06
Abstract: 本发明提供了一种半导体结构及其制造方法。半导体结构包括衬底和在衬底上方形成的栅极结构。半导体结构还包括邻近栅极结构在衬底中形成的第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在衬底上方形成的层间介电层，层间介电层覆盖栅极结构、第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在第一源极/漏极结构上方的层间介电层中形成的第一导电结构。半导体结构还包括在第二源极/漏极结构上方的层间介电层中形成的第二导电结构。另外，第一导电结构与第一源极/漏极结构直接接触，以及第二导体结构与二源极/漏极结构不直接接触。本发明实施例涉及具有数据存储结构的半导体结构及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN105895527A
公开(公告)日：2016-08-24
申请号：CN201610073187.7
申请日：2016-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/768 , H01L29/78 , H01L29/06
Abstract: 本发明提供了一种半导体结构及其制造方法。半导体结构包括衬底和在衬底上方形成的栅极结构。半导体结构还包括邻近栅极结构在衬底中形成的第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在衬底上方形成的层间介电层，层间介电层覆盖栅极结构、第一源极/漏极结构和第二源极/漏极结构。半导体结构还包括在第一源极/漏极结构上方的层间介电层中形成的第一导电结构。半导体结构还包括在第二源极/漏极结构上方的层间介电层中形成的第二导电结构。另外，第一导电结构与第一源极/漏极结构直接接触，以及第二导体结构与二源极/漏极结构不直接接触。本发明实施例涉及具有数据存储结构的半导体结构及其制造方法。
-
公开(公告)号：CN111261705A
公开(公告)日：2020-06-09
申请号：CN201911214955.6
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈皇魁
IPC: H01L29/417 , H01L21/336 , H01L29/78
Abstract: 一种半导体元件及其制造方法。在制造半导体元件的方法中，在基板上方形成第一源极/漏极结构，在第一源极/漏极结构上方形成一或多个第一绝缘层，在一或多个第一绝缘层中形成第一开口，用第一导电材料填充第一开口以形成与第一源极/漏极结构接触的第一下部触点，在第一下部触点上方形成一或多个第二绝缘层，在一或多个第二绝缘层中形成第二开口以至少部分地暴露第一下部触点，在第二开口的内侧面的至少一部分上形成第一衬垫层，并且用第二导电材料填充第二开口以形成与第一下部触点接触而不与第一衬垫层接触的第一上部触点。
-
公开(公告)号：CN106158860B
公开(公告)日：2019-10-15
申请号：CN201510190639.5
申请日：2015-04-21
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈皇魁
IPC: H01L27/092 , H01L29/423 , H01L23/48 , H01L21/768 , H01L21/82 , H01L21/8252 , H01L21/8238
Abstract: 本发明提供了半导体结构，半导体结构包括具有第一和第二表面的半导体层、以及分别限定位于第一和第二表面上方的第一金属栅极和第二金属栅极的层间电介质(ILD)。第一和第二金属栅极分别包括第一SAC硬掩模和第二SAC硬掩模，其中，第一和第二SAC硬掩模分别向位于第一和第二金属栅极下方的沟道区施加相反的应力。本发明提供了制造半导体结构的方法。该方法分别包括形成金属栅极凹槽、在金属栅极凹槽中形成金属栅极和SAC硬掩模。本发明涉及半导体结构及其制造方法。
-
公开(公告)号：CN110034070A
公开(公告)日：2019-07-19
申请号：CN201811447839.4
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/768
Abstract: 根据一些实施例，本发明提供了一种制造集成电路的方法。该方法包括在半导体衬底的鳍式有源区上形成源极和漏极；在源极和漏极上沉积层间介电(ILD)层；图案化ILD层以形成分别与源极和漏极对准的第一接触孔和第二接触孔；在第一接触孔中形成介电材料层；以及分别在第一接触孔和第二接触孔中形成第一导电部件和第二导电部件。本发明的实施例还提供了具有嵌入式存储器件的结构和集成电路结构。
-
公开(公告)号：CN106158860A
公开(公告)日：2016-11-23
申请号：CN201510190639.5
申请日：2015-04-21
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈皇魁
IPC: H01L27/092 , H01L29/423 , H01L23/48 , H01L21/768 , H01L21/82 , H01L21/8252 , H01L21/8238
Abstract: 本发明提供了半导体结构，半导体结构包括具有第一和第二表面的半导体层、以及分别限定位于第一和第二表面上方的第一金属栅极和第二金属栅极的层间电介质(ILD)。第一和第二金属栅极分别包括第一SAC硬掩模和第二SAC硬掩模，其中，第一和第二SAC硬掩模分别向位于第一和第二金属栅极下方的沟道区施加相反的应力。本发明提供了制造半导体结构的方法。该方法分别包括形成金属栅极凹槽、在金属栅极凹槽中形成金属栅极和SAC硬掩模。本发明涉及半导体结构及其制造方法。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
