-
公开(公告)号:CN105374875B
公开(公告)日:2018-12-28
申请号:CN201510122422.0
申请日:2015-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/762
Abstract: 本发明提供了结构和用于在多栅极器件结构内实现高压器件的方法。该结构包括衬底和嵌入式鳍隔离区,衬底具有从衬底延伸的鳍。在一些实例中,嵌入式鳍隔离区包括STI区。在一些实施例中,嵌入式鳍隔离区将鳍的第一部分与鳍的第二部分分隔开。同样,在一些实例中,鳍的第一部分包括沟道区。在各个实施例中,源极区形成在鳍的第一部分中,漏极区形成在鳍的第二部分中,并且有源栅极形成在沟道区上方。在一些实例中,有源栅极设置为邻近源极区。此外,多个伪栅极可以形成在鳍上方以向源极和漏极区形成提供均匀的生长环境和生长轮廓。本发明涉及包括嵌入式鳍隔离区的多栅极器件结构及其形成方法。
-
公开(公告)号:CN104009036B
公开(公告)日:2017-06-23
申请号:CN201310192965.0
申请日:2013-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L23/528 , H01L21/8234 , H01L21/768
CPC classification number: H01L27/0886 , H01L23/564 , H01L27/092 , H01L27/1211 , H01L29/66545 , H01L29/66795 , H01L29/785 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种器件,该器件包括:包括隔离部件的晶圆衬底、嵌入隔离部件中的至少两个鳍结构、环绕两个鳍结构分别地设置的至少两个栅叠层。第一层间介电(ILD)层设置在两个栅叠层之间,在该两个栅叠层之间形成盘状沟槽,使得沟槽的底面低于相邻的两个栅叠层的顶面。在包括在盘状沟槽中的第一ILD层的上方设置第二ILD层。第二ILD包括氮化物材料;第一ILD包括氧化物材料。本发明还提供了制造多栅极器件的方法。
-
公开(公告)号:CN103378156B
公开(公告)日:2016-05-18
申请号:CN201310003804.2
申请日:2013-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L21/823821 , H01L21/30604 , H01L21/31055 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L27/0924 , H01L29/1054 , H01L29/165 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/7848 , H01L29/7849 , H01L29/785
Abstract: 一种器件包括半导体衬底;位于半导体衬底中的隔离区以及鳍式场效应晶体管(FinFET)。FinFET包括位于半导体衬底上方的沟道区;位于沟道区的顶面和侧壁上的栅极电介质;位于栅极电介质上方的栅电极;源极/漏极区以及位于源极/漏极区和沟道区之间的另一半导体区。沟道区和另一半导体区由不同的半导体材料形成并且彼此基本齐平。本发明公开了具有替换沟道的多栅极器件及其形成方法。
-
公开(公告)号:CN105374875A
公开(公告)日:2016-03-02
申请号:CN201510122422.0
申请日:2015-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/762
CPC classification number: H01L21/823481 , H01L21/762 , H01L21/76224 , H01L27/0886 , H01L29/0649 , H01L29/0653 , H01L29/0847 , H01L29/402 , H01L29/517 , H01L29/66545 , H01L29/6681 , H01L29/7835 , H01L29/7851 , H01L29/7855 , H01L29/66795
Abstract: 本发明提供了结构和用于在多栅极器件结构内实现高压器件的方法。该结构包括衬底和嵌入式鳍隔离区,衬底具有从衬底延伸的鳍。在一些实例中,嵌入式鳍隔离区包括STI区。在一些实施例中,嵌入式鳍隔离区将鳍的第一部分与鳍的第二部分分隔开。同样,在一些实例中,鳍的第一部分包括沟道区。在各个实施例中,源极区形成在鳍的第一部分中,漏极区形成在鳍的第二部分中,并且有源栅极形成在沟道区上方。在一些实例中,有源栅极设置为邻近源极区。此外,多个伪栅极可以形成在鳍上方以向源极和漏极区形成提供均匀的生长环境和生长轮廓。本发明涉及包括嵌入式鳍隔离区的多栅极器件结构及其形成方法。
-
公开(公告)号:CN104009036A
公开(公告)日:2014-08-27
申请号:CN201310192965.0
申请日:2013-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L23/528 , H01L21/8234 , H01L21/768
CPC classification number: H01L27/0886 , H01L23/564 , H01L27/092 , H01L27/1211 , H01L29/66545 , H01L29/66795 , H01L29/785 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种器件,该器件包括:包括隔离部件的晶圆衬底、嵌入隔离部件中的至少两个鳍结构、环绕两个鳍结构分别地设置的至少两个栅叠层。第一层间介电(ILD)层设置在两个栅叠层之间,在该两个栅叠层之间形成盘状沟槽,使得沟槽的底面低于相邻的两个栅叠层的顶面。在包括在盘状沟槽中的第一ILD层的上方设置第二ILD层。第二ILD包括氮化物材料;第一ILD包括氧化物材料。本发明还提供了制造多栅极器件的方法。
-
公开(公告)号:CN103378156A
公开(公告)日:2013-10-30
申请号:CN201310003804.2
申请日:2013-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L21/823821 , H01L21/30604 , H01L21/31055 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L27/0924 , H01L29/1054 , H01L29/165 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/7848 , H01L29/7849 , H01L29/785
Abstract: 一种器件包括半导体衬底;位于半导体衬底中的隔离区以及鳍式场效应晶体管(FinFET)。FinFET包括位于半导体衬底上方的沟道区;位于沟道区的顶面和侧壁上的栅极电介质;位于栅极电介质上方的栅电极;源极/漏极区以及位于源极/漏极区和沟道区之间的另一半导体区。沟道区和另一半导体区由不同的半导体材料形成并且彼此基本齐平。本发明公开了具有替换沟道的多栅极器件及其形成方法。
-
公开(公告)号:CN107093556A
公开(公告)日:2017-08-25
申请号:CN201710085453.2
申请日:2017-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/10 , H01L29/417 , H01L29/423 , H01L29/45 , H01L29/78
CPC classification number: H01L21/44 , H01L21/28518 , H01L29/0847 , H01L29/26 , H01L29/41791 , H01L29/45 , H01L29/66795 , H01L29/66969 , H01L29/7848 , H01L29/785 , H01L2029/7858 , H01L29/1033 , H01L29/42356 , H01L29/458
Abstract: 本申请提出一种半导体装置的形成方法与n型通道的半导体场效晶体管,其中半导体装置的形成方法中,形成第一层于n型半导体层上,且第一层包含掺杂磷的Si1‑xGex层;形成金属层于第一层上,且金属层包含金属材料;以及进行热制程以形成合金层,且合金层包含Si、Ge、与金属材料。
-
公开(公告)号:CN103107198B
公开(公告)日:2016-06-08
申请号:CN201210335590.4
申请日:2012-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L21/0206 , H01L21/02071 , H01L21/28088 , H01L21/28114 , H01L21/31116 , H01L21/31122 , H01L21/32136 , H01L21/32137 , H01L29/42376 , H01L29/513 , H01L29/517 , H01L29/66545 , H01L29/6659 , H01L29/7848
Abstract: 本发明提供了一种半导体结构。该半导体结构包括:半导体衬底;和设置在半导体衬底上的栅极堆叠件。栅极堆叠件包括高k介电材料层;设置在高k介电材料层上的覆盖层;以及设置在覆盖层上的金属层。覆盖层和高k介电材料层具有基础结构。本发明还公开了用于具有高K和金属栅极结构的MOSFET的结构和方法。
-
公开(公告)号:CN103107198A
公开(公告)日:2013-05-15
申请号:CN201210335590.4
申请日:2012-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L21/0206 , H01L21/02071 , H01L21/28088 , H01L21/28114 , H01L21/31116 , H01L21/31122 , H01L21/32136 , H01L21/32137 , H01L29/42376 , H01L29/513 , H01L29/517 , H01L29/66545 , H01L29/6659 , H01L29/7848
Abstract: 本发明提供了一种半导体结构。该半导体结构包括:半导体衬底;和设置在半导体衬底上的栅极堆叠件。栅极堆叠件包括高k介电材料层;设置在高k介电材料层上的覆盖层;以及设置在覆盖层上的金属层。覆盖层和高k介电材料层具有基础结构。本发明还公开了用于具有高K和金属栅极结构的MOSFET的结构和方法。
-
公开(公告)号:CN107093556B
公开(公告)日:2021-12-21
申请号:CN201710085453.2
申请日:2017-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/10 , H01L29/417 , H01L29/423 , H01L29/45 , H01L29/78
Abstract: 本申请提出一种半导体装置的形成方法与n型通道的半导体场效晶体管,其中半导体装置的形成方法中,形成第一层于n型半导体层上,且第一层包含掺杂磷的Si1‑xGex层;形成金属层于第一层上,且金属层包含金属材料;以及进行热制程以形成合金层,且合金层包含Si、Ge、与金属材料。
-
-
-
-
-
-
-
-
-