公开(公告)号：CN113471073B

公开(公告)日：2025-01-10

申请号：CN202110178492.3

申请日：2021-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄净惠 ,  邱雅文 ,  谭伦光

IPC: H01L21/308 ,  H01L21/48

Abstract: 本发明的实施例公开了一种集成电路图案化的方法包括：形成抗蚀剂图案，该抗蚀剂图案具有沿着第一方向纵向定向并且由抗蚀剂壁沿着第一方向和垂直于第一方向的第二方向两者分离的沟槽。该方法还包括：将抗蚀剂图案装载到离子注入机中，从而使抗蚀剂图案的顶面面向离子传播方向；以及将抗蚀剂图案倾斜，从而使离子传播方向相对于垂直于抗蚀剂图案的顶面的轴线形成倾斜角。该方法还包括：将抗蚀剂图案围绕轴线旋转到第一位置；在抗蚀剂图案处于第一位置的情况下将离子注入到抗蚀剂壁中；将抗蚀剂图案围绕轴线旋转180度到第二位置；以及在抗蚀剂图案处于第二位置的情况下将离子注入到抗蚀剂壁中。

公开(公告)号：CN113363210A

公开(公告)日：2021-09-07

申请号：CN202110573593.0

申请日：2021-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑宜骅 ,  邱雅文 ,  詹易哲 ,  谭伦光

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 在制造半导体器件的方法中，在衬底上方形成源极/漏极结构，在源极/漏极结构上方形成包括一个或多个介电层的第一层间介电(ILD)层，在第一ILD层中形成第一开口以至少部分地暴露源极/漏极结构，在第一开口的内壁上形成牺牲层，在牺牲层上形成第一绝缘层，在第一绝缘层上形成导电层，以形成与源极/漏极结构接触的源极/漏极接触件，去除牺牲层以在第一绝缘层和第一ILD层之间形成空间，以及在源极/漏极接触件和第一ILD层上方形成第二绝缘层以覆盖空间的上部开口，从而形成气隙。本发明的实施例还涉及半导体器件。

公开(公告)号：CN117457498A

公开(公告)日：2024-01-26

申请号：CN202311180956.X

申请日：2023-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正伟 ,  周其雨 ,  谭伦光 ,  梁顺鑫

IPC: H01L21/336 ,  H01L29/423

Abstract: 用于调制器件的阈值电压的方法。该方法包括提供从衬底延伸的鳍，其中鳍包括多个半导体沟道层，该多个半导体沟道层限定了用于P‑型晶体管的沟道区域。在一些实施例中，该方法还包括形成围绕P‑型晶体管的多个半导体沟道层中的每个的至少三个侧的第一栅极介电层。此后，该方法还包括形成围绕第一栅极介电层的P‑型金属膜。在示例中，并且在形成P‑型金属膜之后，该方法还包括对半导体器件进行退火。在退火之后，并且在一些实施例中，该方法包括去除P‑型金属膜。本申请的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN110875178B

公开(公告)日：2022-05-24

申请号：CN201910816858.8

申请日：2019-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄威瀚 ,  谭伦光

IPC: H01L21/268 ,  H01L21/266 ,  H01L21/324 ,  H01L21/67 ,  H01J37/30 ,  H01J37/317

Abstract: 提供了半导体形成装置及半导体装置的形成方法。此处所述的系统与方法用于可变且动态控制可变开口遮罩单元，以定义、隔离、及/或遮罩掺质布植及/或热退火工艺的扩散区域，其可用于生产进阶半导体装置的晶圆制作中。可动态放置多个隔离材料平板，以定义多个隔离材料平板的边缘之间的可变遮罩开口的尺寸、位置、与形状。隔离材料平板可连接于联合的一对载具之间。载具耦接至可变装置遮罩单元的两侧上的一组平行轨道，并可沿着平行的轨道移动。

公开(公告)号：CN113270307A

公开(公告)日：2021-08-17

申请号：CN202110356628.5

申请日：2021-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育奇 ,  廖志腾 ,  谭伦光 ,  杨怀德 ,  罗唯仁

IPC: H01J37/32 ,  H01L21/67

Abstract: 提供一种从蚀刻设备清洁碎屑及污染物的方法。蚀刻设备包括一处理腔室、一射频功率源、在处理腔室内的一静电吸座、一吸座电极、以及连接至吸座电极的一直流功率源。清洁方法包括放置一基板在静电吸座的一表面上；施加一等离子体至基板，借此在基板的表面上产生一带正电的表面；施加一负电压或一射频脉冲至静电吸座，借此使来自静电吸座表面的碎屑粒子及/或污染物带负电，且导致碎屑粒子及/或污染物附接至带正电的基板表面；以及从蚀刻设备移除基板，借此将碎屑粒子及/或污染物从蚀刻设备移除。

公开(公告)号：CN113299742B

公开(公告)日：2024-04-05

申请号：CN202110221093.0

申请日：2021-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱雅文 ,  詹易哲 ,  谭伦光 ,  潘正扬 ,  赵晟博 ,  梁品筑 ,  陈弘耀 ,  余德伟 ,  李益诚

IPC: H01L29/161 ,  H01L29/78 ,  H01L21/336

Abstract: 在一种制造半导体器件的方法中：形成具有从设置在半导体衬底上方的隔离绝缘层凸出的沟道区的鳍部结构；实施清洁操作；以及形成位于沟道区上方的外延半导体层。清洁操作和形成外延半导体层在同一腔室中实施，而不破坏真空。本申请的实施例提供了制造半导体器件的方法和半导体器件。

公开(公告)号：CN116825809A

公开(公告)日：2023-09-29

申请号：CN202310683090.8

申请日：2023-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正伟 ,  沙哈吉·B·摩尔 ,  谭伦光 ,  周其雨 ,  白岳青

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423

Abstract: 公开了一种半导体器件和制造该半导体器件的方法。该半导体器件包括衬底、设置在衬底上的鳍基底、设置在鳍基底的第一部分上的纳米结构沟道区的堆叠件、围绕纳米结构沟道区的栅极结构、设置在鳍基底的第二部分上的源极/漏极(S/D)区、设置在S/D区和鳍基底之间的空气间隔件、以及介电层，介电层设置在空气间隔件和鳍基底之间。

公开(公告)号：CN108122983B

公开(公告)日：2020-10-02

申请号：CN201710853045.7

申请日：2017-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘书豪 ,  王参群 ,  陈亮吟 ,  黄净惠 ,  谭伦光 ,  张惠政

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 在用于形成晶体管的后栅极金属栅极工艺中，在中间晶体管结构上方形成介电层，中间晶体管结构包括伪栅电极，通常由多晶硅形成。诸如图案化多晶硅、平坦化结构的顶层等的各个工艺可以去除介电层的顶部，当形成代替伪栅电极的金属栅极时，这可以导致减少了对栅极高度的控制，减少了对用于FinFET的鳍高度的控制等。增加介电层对来自这些工艺攻击的抵抗力，诸如在实施这种其他的工艺之前通过将硅等注入至介电层内，导致了顶面的较少的去除，并且因此提高了对产生的结构尺寸和性能的控制。本发明实施例涉及用于制造多栅极晶体管的工艺和产生的结构。

公开(公告)号：CN108122767A

公开(公告)日：2018-06-05

申请号：CN201710438840.X

申请日：2017-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谭伦光 ,  李秉纮 ,  吕慧滢 ,  张家敖

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823431 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/2022 ,  H01L21/30604 ,  H01L21/32055 ,  H01L21/32133 ,  H01L21/324 ,  H01L21/823437 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851

Abstract: 一种半导体装置的形成方法，包括沉积第一导电材料于设置于第一半导体结构及第二半导体结构之间的开口中。上述第一导电材料包括至少一第一孔洞。上述方法亦包括移除上述第一导电材料的一部分以形成沟槽。上述沟槽暴露出上述至少一第一孔洞且上述沟槽由第一导电材料的残留部分所定义。上述方法亦包括沉积第二导电材料于上述沟槽中。上述第二导电材料及第一导电材料的残留部分形成虚设栅极层。

公开(公告)号：CN105931939B

公开(公告)日：2018-05-04

申请号：CN201510569374.X

申请日：2015-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴宗翰 ,  许耀文 ,  谭伦光 ,  游伟明 ,  王廷君

IPC: H01J37/317 ,  H01J37/304 ,  H01L21/265 ,  H01L21/66

CPC classification number: H01J37/3172 ,  H01J37/3026 ,  H01J37/304 ,  H01J2237/2814 ,  H01J2237/2815 ,  H01J2237/2817 ,  H01J2237/30461 ,  H01J2237/30483 ,  H01J2237/31703 ,  H01J2237/3171

Abstract: 本发明提供了一种用于生成参数图案的方法，包括：在工件的表面上的多个区域上实施多个测量，以获得多个测量结果；以及根据多个测量结果，通过计算机导出参数图案；其中，参数图案包括与工件的表面上的多个区域中的每个对应的多个区域性参数值。本发明提供了一种前馈半导体制造方法，包括：在工件的表面上形成具有期望的图案的层；根据针对具有期望的图案的层的空间维度测量来导出包括参数图案的控制信号，期望的图案分布在工件的表面的多个区域上方；以及根据控制信号，在工件的表面上实施离子注入。本发明还涉及生成参数图案的方法，离子注入方法和前馈半导体制造方法。