公开(公告)号：CN106158962B

公开(公告)日：2019-06-21

申请号：CN201510190775.4

申请日：2015-04-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  王参群

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/36

CPC classification number: H01L21/2236 ,  H01L21/02362 ,  H01L21/02694 ,  H01L21/2252 ,  H01L21/31155 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/785

Abstract: 一个实施例是方法，该方法包括：在衬底上形成鳍；在鳍的顶部中形成第一掺杂区，第一掺杂区具有第一掺杂剂浓度；以及在鳍的中间部分和底部中形成第二掺杂区，第二掺杂区具有第二掺杂剂浓度，第二掺杂剂浓度小于第一掺杂剂浓度。本发明涉及FinFET和形成FinFET的方法。

公开(公告)号：CN109427891A

公开(公告)日：2019-03-05

申请号：CN201711187641.2

申请日：2017-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王参群 ,  聂俊峰

IPC: H01L29/78 ,  H01L21/8234 ,  H01L21/336

Abstract: 提供了半导体器件及其制造方法。在一些实施例中，辐散的离子束用于将离子注入覆盖层内，其中，覆盖层位于半导体鳍上方的第一金属层、介电层和界面层上方。然后将离子从覆盖层驱使至第一金属层、介电层和界面层的一个或多个内。

公开(公告)号：CN109216459A

公开(公告)日：2019-01-15

申请号：CN201810570724.8

申请日：2018-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王参群 ,  聂俊峰 ,  戴巧婷

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种用于制造半导体器件的方法，该方法包括：在半导体衬底上形成沿着第一方向延伸的鳍，以及在鳍上方形成沿着基本垂直于第一方向的第二方向延伸的牺牲栅电极结构。牺牲栅电极结构包括牺牲栅极介电层和设置在牺牲栅极介电层上方的牺牲栅电极层。在牺牲栅电极层的相对侧上形成沿着第二方向延伸的相对的栅极侧壁间隔件。去除牺牲栅电极层以形成栅极间隔。在去除栅电极层之后，通过实施第一次氟注入将氟注入至栅极侧壁间隔件。去除牺牲栅极介电层并且在栅极间隔中形成高k栅极介电层。在形成高k栅极介电层之后，通过实施第二次氟注入将氟注入至栅极侧壁间隔件和鳍。

公开(公告)号：CN104752227A

公开(公告)日：2015-07-01

申请号：CN201410156011.9

申请日：2014-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王参群 ,  方子韦 ,  李启弘 ,  李资良 ,  陈昭成 ,  章勋明

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L29/66537 ,  H01L21/26513 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66651

Abstract: 一种使用离子注入降低蚀刻偏差的方法。本发明涉及一种形成晶体管器件的方法。在该方法中，在半导体衬底内形成第一和第二阱区。第一和第二阱区分别具有彼此不同的第一和第二蚀刻速率。将掺杂剂选择性注入至第一阱区内以改变第一蚀刻速率，从而使第一蚀刻速率基本上等于第二蚀刻速率。蚀刻选择性注入的第一阱区和第二阱区以形成具有相等的凹槽深度的沟道凹槽。实施外延生长工艺以在沟道凹槽内形成一个或多个外延层。

公开(公告)号：CN103165675A

公开(公告)日：2013-06-19

申请号：CN201210143200.3

申请日：2012-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  王参群 ,  刘书豪 ,  郭紫微 ,  吴启明

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/32 ,  H01L27/092

CPC classification number: H01L21/22 ,  H01L21/26506 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L29/0688 ,  H01L29/0847 ,  H01L29/32 ,  H01L29/78 ,  H01L29/7843 ,  H01L29/7848

Abstract: 本发明描述的工艺和结构的实施例提供用于改善载流子迁移率的机制。在晶体管沟道区附近的由掺杂的外延材料生成的在源极区和漏极区内的位错和产生的应变均对沟道区内的应变起作用。因此，提高了器件性能。本发明还公开了用于在半导体器件中形成应激源区的机制。

公开(公告)号：CN103165536A

公开(公告)日：2013-06-19

申请号：CN201210189956.1

申请日：2012-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  王参群

IPC: H01L21/8238 ,  H01L29/32 ,  H01L27/092

CPC classification number: H01L29/66636 ,  H01L21/26506 ,  H01L21/268 ,  H01L21/324 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/32 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/7847 ,  H01L29/7848

Abstract: 所描述的工艺和结构的实施例提供了一种用于改善载流子迁移率的机构。通过首先分配(amortizing)源极和漏极区域，然后通过使用退火工艺在低预热温度下再结晶该区域将位错形成在位于栅极结构之间或位于栅极结构和隔离结构之间的栅极或漏极区域中。可以在再结晶区域上方形成掺杂外延材料。由掺杂外延材料产生在源极或漏极区域中的位错和应变有助于提高载流子迁移率。本发明还提供了一种栅极边缘位错的夹断控制。

公开(公告)号：CN113270319A

公开(公告)日：2021-08-17

申请号：CN202110325355.8

申请日：2021-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王参群 ,  刘书豪 ,  陈亮吟 ,  张惠政 ,  杨育佳

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/285

Abstract: 一种半导体装置的形成方法，包括形成源极/漏极区以及与源极/漏极区相邻的栅极电极，形成硬遮罩于栅极电极上，形成底部遮罩于源极/漏极区上，其中栅极电极露出，并且对栅极电极上的硬遮罩执行氮化制程。在氮化制程期间，底部遮罩保留于源极/漏极区上，并且在氮化制程之后被移除。此方法还包括在移除底部遮罩之后形成硅化物于源极/漏极区上。

公开(公告)号：CN108615683A

公开(公告)日：2018-10-02

申请号：CN201710368881.6

申请日：2017-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹佳玲 ,  王参群 ,  陈亮吟 ,  张惠政

IPC: H01L21/336

CPC classification number: H01L21/823431 ,  H01L21/2236 ,  H01L21/823418 ,  H01L29/6656 ,  H01L29/66803 ,  H01L29/66795

Abstract: 一种等离子体掺杂制程，其对鳍状物中的淡掺杂源极/漏极区提供共形的掺杂轮廓，并减少由等离子体掺杂引起的鳍状物高度减损。上述等离子体掺杂制程克服了在鳍状物结构的传统的等离子体掺杂制程造成的限制，例如结构的具挑战性的高宽比及紧密的节距。已证实，具有共形的淡掺杂源极/漏极区及减少鳍状物高度损失的半导体装置的并联电阻较低且晶体管效能得到改善。

公开(公告)号：CN104752227B

公开(公告)日：2018-04-10

申请号：CN201410156011.9

申请日：2014-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王参群 ,  方子韦 ,  李启弘 ,  李资良 ,  陈昭成 ,  章勋明

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L29/66537 ,  H01L21/26513 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66651

Abstract: 一种使用离子注入降低蚀刻偏差的方法。本发明涉及一种形成晶体管器件的方法。在该方法中，在半导体衬底内形成第一和第二阱区。第一和第二阱区分别具有彼此不同的第一和第二蚀刻速率。将掺杂剂选择性注入至第一阱区内以改变第一蚀刻速率，从而使第一蚀刻速率基本上等于第二蚀刻速率。蚀刻选择性注入的第一阱区和第二阱区以形成具有相等的凹槽深度的沟道凹槽。实施外延生长工艺以在沟道凹槽内形成一个或多个外延层。

公开(公告)号：CN106158962A

公开(公告)日：2016-11-23

申请号：CN201510190775.4

申请日：2015-04-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  王参群

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/36

CPC classification number: H01L21/2236 ,  H01L21/02362 ,  H01L21/02694 ,  H01L21/2252 ,  H01L21/31155 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/785 ,  H01L29/36

Abstract: 一个实施例是方法，该方法包括：在衬底上形成鳍；在鳍的顶部中形成第一掺杂区，第一掺杂区具有第一掺杂剂浓度；以及在鳍的中间部分和底部中形成第二掺杂区，第二掺杂区具有第二掺杂剂浓度，第二掺杂剂浓度小于第一掺杂剂浓度。本发明涉及FinFET和形成FinFET的方法。