-
公开(公告)号:CN113223963A
公开(公告)日:2021-08-06
申请号:CN202110019008.2
申请日:2021-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本公开涉及半导体器件中的金属至源极/漏极插塞的间隙图案化。一种方法可以包括在提供在第一源极/漏极和第二源极/漏极上的第一电介质层的顶部上提供掩模层,以及在掩模层和第一电介质层中创建暴露第一源极/漏极和第二源极/漏极的部分的开口。该方法可以包括用覆盖第一源极/漏极和第二源极/漏极的暴露部分的金属层填充开口,以及在金属层中形成间隙以创建第一金属接触件和第二金属接触件。第一金属接触件可以电耦合至第一源极/漏极,并且第二金属接触件可以电耦合至第二源极/漏极。间隙可以使第一金属接触件与第二金属接触件分开小于十九纳米。
-
公开(公告)号:CN113223963B
公开(公告)日:2025-03-25
申请号:CN202110019008.2
申请日:2021-01-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件中的金属至源极/漏极插塞的间隙图案化。一种方法可以包括在提供在第一源极/漏极和第二源极/漏极上的第一电介质层的顶部上提供掩模层,以及在掩模层和第一电介质层中创建暴露第一源极/漏极和第二源极/漏极的部分的开口。该方法可以包括用覆盖第一源极/漏极和第二源极/漏极的暴露部分的金属层填充开口,以及在金属层中形成间隙以创建第一金属接触件和第二金属接触件。第一金属接触件可以电耦合至第一源极/漏极,并且第二金属接触件可以电耦合至第二源极/漏极。间隙可以使第一金属接触件与第二金属接触件分开小于十九纳米。
-