-
公开(公告)号：CN110970312B
公开(公告)日：2022-03-04
申请号：CN201910917900.5
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/48 , H01L23/482 , H01L23/488 , H01L23/522
Abstract: 实施例包括形成中介层，该中介层具有设置在中介层的核心层中的增强结构。中介层可以通过电连接件附接到封装器件。增强结构为封装器件提供刚性和散热。一些实施例可以包括中介层，该中介层在中介层的上部核心层中具有到凹陷接合焊盘的开口。一些实施例还可以在中介层和封装器件之间使用连接件，其中连接到中介层的焊料材料围绕连接到封装器件的金属柱。本发明的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN110970312A
公开(公告)日：2020-04-07
申请号：CN201910917900.5
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/48 , H01L23/482 , H01L23/488 , H01L23/522
Abstract: 实施例包括形成中介层，该中介层具有设置在中介层的核心层中的增强结构。中介层可以通过电连接件附接到封装器件。增强结构为封装器件提供刚性和散热。一些实施例可以包括中介层，该中介层在中介层的上部核心层中具有到凹陷接合焊盘的开口。一些实施例还可以在中介层和封装器件之间使用连接件，其中连接到中介层的焊料材料围绕连接到封装器件的金属柱。本发明的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN111128758A
公开(公告)日：2020-05-08
申请号：CN201911043914.5
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , H01L21/603
Abstract: 一种封装结构的形成方法，包括形成导电结构于载体基板之上；配置半导体晶粒于载体基板之上；在上升的温度下压靠保护基板于载体基板以接合保护基板至导电结构；以及形成保护层以包围半导体晶粒。
-
公开(公告)号：CN101752258B
公开(公告)日：2011-09-07
申请号：CN200910142924.4
申请日：2009-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/66795 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02617 , H01L29/1054 , H01L29/7851
Abstract: 本发明是有关于一种形成半导体结构的方法，该方法包括提供复合基材，其中复合基材包括有主体硅基材与紧邻于主体硅基材之上的硅锗层。对硅锗层执行第一缩合以形成缩合硅锗层，藉以使得缩合硅锗层具有实质均匀的锗浓度。蚀刻缩合硅锗层与主体硅基材的顶端部分以形成复合鳍片，其中复合鳍片包括硅鳍片与位在硅鳍片上的缩合硅锗鳍片。该方法更包括氧化硅鳍片的一部分，以及对缩合硅锗鳍片执行第二缩合。
-
公开(公告)号：CN118553720A
公开(公告)日：2024-08-27
申请号：CN202410623468.X
申请日：2019-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/31 , H01L23/498
Abstract: 一种半导体封装体，包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括排置于绝缘基体的第一表面上且对应于半导体芯片的多个岛型层。一部分的封胶层夹设于至少两个岛型层之间。或者，中介层结构包括一钝化护层，覆盖绝缘基体的第二表面，且具有沿着绝缘基体的周围边缘延伸的一凹槽。
-
Patent Agency Ranking
公开(公告)号：CN109585395A
公开(公告)日：2019-04-05
申请号：CN201810386708.3
申请日：2018-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/367
Abstract: 本发明实施例公开多种集成扇出型封装及其形成方法。一种集成扇出型封装包括第一半导体芯片、多个集成扇出型穿孔、包封层及重布线层结构。所述第一半导体芯片包括散热层，且所述散热层覆盖第一半导体芯片的第一表面的至少百分之三十。所述集成扇出型穿孔位于第一半导体芯片旁边。所述包封层包封集成扇出型穿孔。所述重布线层结构位于第一半导体芯片的第一侧且热连接到第一半导体芯片的散热层。
-
公开(公告)号：CN109427730A
公开(公告)日：2019-03-05
申请号：CN201810545563.7
申请日：2018-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/485 , H01L21/60
Abstract: 一种集成扇出型封装包括第一重布线结构、管芯、包封体、多个导电结构及第二重布线结构。所述第一重布线结构具有第一表面及与所述第一表面相对的第二表面。所述管芯设置在所述第一重布线结构的所述第一表面上且与所述第一重布线结构电连接。所述包封体包封所述管芯。所述导电结构设置在所述第一重布线结构的所述第一表面上且穿透所述包封体。所述导电结构环绕所述管芯。所述第二重布线结构设置在所述包封体上且通过所述导电结构与所述第一重布线结构电连接。所述第二重布线结构包括实体接触所述包封体的至少一个导电图案层。
-
公开(公告)号：CN101752258A
公开(公告)日：2010-06-23
申请号：CN200910142924.4
申请日：2009-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/66795 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02617 , H01L29/1054 , H01L29/7851
Abstract: 本发明是有关于一种形成半导体结构的方法，该方法包括提供复合基材，其中复合基材包括有主体硅基材与紧邻于主体硅基材之上的硅锗层。对硅锗层执行第一缩合以形成缩合硅锗层，藉以使得缩合硅锗层具有实质均匀的锗浓度。蚀刻缩合硅锗层与主体硅基材的顶端部分以形成复合鳍片，其中复合鳍片包括硅鳍片与位在硅鳍片上的缩合硅锗鳍片。该方法更包括氧化硅鳍片的一部分，以及对缩合硅锗鳍片执行第二缩合。
-
公开(公告)号：CN113539844A
公开(公告)日：2021-10-22
申请号：CN202110635733.2
申请日：2021-06-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供一种半导体装置及其制造方法。可使用异相装置以及不对称的双面成型封装技术，在多层重分布结构上制造半导体装置。半导体装置可形成为具有小的轮廓的异相三维扇出晶粒封装结构，且可使用单个承载基板来形成半导体装置。
-
公开(公告)号：CN111403368A
公开(公告)日：2020-07-10
申请号：CN201911391634.3
申请日：2019-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/31
Abstract: 一种半导体封装体，包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括排置于绝缘基体的第一表面上且对应于半导体芯片的多个岛型层。一部分的封胶层夹设于至少两个岛型层之间。或者，中介层结构包括一钝化护层，覆盖绝缘基体的第二表面，且具有沿着绝缘基体的周围边缘延伸的一凹槽。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.031 seconds)
