公开(公告)号：CN111415904A

公开(公告)日：2020-07-14

申请号：CN202010251060.6

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  萧锦涛 ,  刘如淦 ,  沈孟弘 ,  刘俊宏 ,  宋淑惠 ,  杨超源

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L23/535 ,  H01L27/088 ,  H01L29/40 ,  H01L29/423 ,  H01L29/45 ,  H01L21/336

Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括：衬底，具有源极/漏极区域以及位于源极/漏极区域之间的沟道区域；栅极结构，位于衬底上方并邻近沟道区域；源极/漏极接触件，位于源极/漏极区域上方并且电连接至源极/漏极区域；以及位于所述源极/漏极接触件上方的接触件保护层。栅极结构包括栅极堆叠件和间隔件。源极/漏极接触件的顶面低于间隔件的顶面，间隔件的顶面与接触件保护层的顶面基本共面。接触件保护层防止在栅极堆叠件上方形成栅极通孔时栅极堆叠件与源极/漏极区域之间产生意外短路。因此，栅极通孔可以形成在栅极堆叠件的任意部分上方，甚至从俯视角度看时，形成在与沟道区域重叠的区域中。

公开(公告)号：CN110728107A

公开(公告)日：2020-01-24

申请号：CN201910639704.6

申请日：2019-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭士玮 ,  刘俊宏 ,  曾健庭

IPC: G06F30/392 ,  H01L27/02

Abstract: 本发明实施例涉及半导体装置以及用于产生其布局图的方法和系统。一种(产生布局图的)方法包含：对于包含第一和第二有源区域图案、具有大体上平行于竖直方向VEP的第一和第二边缘部分EP以及对应地邻近于所述第一和第二VEP的第一和第二VEP邻近区的单元边界CB的第一单元：将所述第一VEP邻近区VAR配置为第一有源区域AA连续(AA连续)区，其中第一有源区域图案在水平方向上从所述第一单元的内部向所述第一VEP延伸；以及将所述第二VAR配置为第一AA不连续区，第二有源区域图案在所述水平方向上从所述第一单元的所述内部朝向所述第二VEP延伸，且所述第二有源区域图案的第一端和表示所述第一AA不连续区的所述第二VEP之间存在第一间隙。

公开(公告)号：CN110941149A

公开(公告)日：2020-03-31

申请号：CN201910895121.X

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张世明 ,  骆文 ,  刘俊宏 ,  张家华 ,  吴信纬 ,  欧大炜 ,  陈建志 ,  陈建诚

IPC: G03F7/20

Abstract: 本公开提供一种电子束微影系统及电子束微影方法以增加生产量，特别涉及用于电子束微影及增加生产量的方法。由电子束微影系统实现的增加生产量的范例性方法，包括接收包含目标图案的集成电路(IC)设计布局，其中子束微影系统执行第一曝光剂量，以基于集成电路设计布局在工作件上形成目标图案。上述方法还包括插入虚拟图案至集成电路设计布局中，以将集成电路设计布局的图案密度增加到大于或等于临界图案密度，进而产生修改后集成电路设计布局。电子束微影系统执行第二曝光剂量，以基于修改后集成电路设计布局在工作件上形成目标图案，其中第二曝光剂量小于第一曝光剂量。

公开(公告)号：CN110556362A

公开(公告)日：2019-12-10

申请号：CN201910462226.6

申请日：2019-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  周雷峻 ,  刘逸群 ,  萧锦涛 ,  杨惠婷 ,  林威呈 ,  刘俊宏 ,  曾健庭 ,  杨超源

IPC: H01L23/538 ,  H01L27/088 ,  H01L21/8234

Abstract: 本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。

公开(公告)号：CN110556362B

公开(公告)日：2025-04-18

申请号：CN201910462226.6

申请日：2019-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  周雷峻 ,  刘逸群 ,  萧锦涛 ,  杨惠婷 ,  林威呈 ,  刘俊宏 ,  曾健庭 ,  杨超源

IPC: H01L23/538 ,  H10D84/03 ,  H10D84/83

Abstract: 本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。

公开(公告)号：CN110941149B

公开(公告)日：2022-03-15

申请号：CN201910895121.X

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张世明 ,  骆文 ,  刘俊宏 ,  张家华 ,  吴信纬 ,  欧大炜 ,  陈建志 ,  陈建诚

IPC: G03F7/20

Abstract: 本公开提供一种电子束微影系统及电子束微影方法以增加生产量，特别涉及用于电子束微影及增加生产量的方法。由电子束微影系统实现的增加生产量的范例性方法，包括接收包含目标图案的集成电路(IC)设计布局，其中子束微影系统执行第一曝光剂量，以基于集成电路设计布局在工作件上形成目标图案。上述方法还包括插入虚拟图案至集成电路设计布局中，以将集成电路设计布局的图案密度增加到大于或等于临界图案密度，进而产生修改后集成电路设计布局。电子束微影系统执行第二曝光剂量，以基于修改后集成电路设计布局在工作件上形成目标图案，其中第二曝光剂量小于第一曝光剂量。

公开(公告)号：CN105097470A

公开(公告)日：2015-11-25

申请号：CN201410507439.3

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  萧锦涛 ,  刘如淦 ,  沈孟弘 ,  刘俊宏 ,  宋淑惠 ,  杨超源

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/48 ,  H01L29/78

CPC classification number: H01L23/5226 ,  H01L21/768 ,  H01L21/76819 ,  H01L21/76829 ,  H01L21/76879 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823475 ,  H01L23/48 ,  H01L23/5283 ,  H01L23/5329 ,  H01L23/535 ,  H01L27/088 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/665 ,  H01L29/66583 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括：衬底，具有源极/漏极区域以及位于源极/漏极区域之间的沟道区域；栅极结构，位于衬底上方并邻近沟道区域；源极/漏极接触件，位于源极/漏极区域上方并且电连接至源极/漏极区域；以及位于所述源极/漏极接触件上方的接触件保护层。栅极结构包括栅极堆叠件和间隔件。源极/漏极接触件的顶面低于间隔件的顶面，间隔件的顶面与接触件保护层的顶面基本共面。接触件保护层防止在栅极堆叠件上方形成栅极通孔时栅极堆叠件与源极/漏极区域之间产生意外短路。因此，栅极通孔可以形成在栅极堆叠件的任意部分上方，甚至从俯视角度看时，形成在与沟道区域重叠的区域中。