-
公开(公告)号：CN115223996A
公开(公告)日：2022-10-21
申请号：CN202110654169.9
申请日：2021-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , G06F30/392
Abstract: 一种背面信号路由的系统和方法，背面信号路由的系统包括具有第一面及与第一面相对的第二面的基板；在基板上的单元，单元在第一面上或在第二面上具有第一接脚，且在第二面上具有第二接脚；第一信号路由，其连接至第一接脚；及第二信号路由，其连接至第二接脚。
-
公开(公告)号：CN113140561A
公开(公告)日：2021-07-20
申请号：CN202110053638.1
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 刘逸群
IPC: H01L27/088
Abstract: 本文中所揭示的实施例是关于一种集成电路，此集成电路包括具有经连接而形成连续区域的主动区域的电源开关。在一个态样中，此集成电路包括第一层，此第一层包括在第一方向上延伸的第一金属导轨。此集成电路包括沿垂直于第一方向的第二方向在第一层上方的第二层。第二层可包括电源开关的主动区域。电源开关的主动区域经连接而形成在第一方向上延伸的连续区域。第一金属导轨可经由通孔接触件电耦接至主动区域。集成电路包括沿第二方向在第二层上方的第三层。第三层可包括经由额外的通孔接触件电耦接至电源开关中的一些的第二金属导轨。
-
公开(公告)号：CN110956991A
公开(公告)日：2020-04-03
申请号：CN201910912774.4
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419 , G11C7/06 , G11C7/10
Abstract: 一些实施例涉及一种感测放大器、存储器装置及形成存储器装置的方法。所述感测放大器包含全耗尽绝缘体上覆硅FDSOI衬底，所述FDSOI衬底包含处置衬底区、在所述处置衬底区上方的绝缘体层及在所述绝缘体层上方的装置区。n型井区经放置于所述处置衬底区中，且n型井接点区从所述n型井区延伸穿过所述绝缘体层至所述装置区的上表面。一对下拉晶体管经放置于所述装置区中且在所述n型井上方。所述对下拉晶体管使其相应栅极分别耦合至一对互补位线，且透过所述n型井接点区耦合至所述n型井。
-
公开(公告)号：CN110556412A
公开(公告)日：2019-12-10
申请号：CN201811396073.1
申请日：2018-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/762 , H01L27/02
Abstract: 在一些实施例中，提供了一种半导体器件。半导体器件包括：半导体衬底，包括通过绝缘层与第二半导体材料层分离的第一半导体材料层。源极区和漏极区设置在第一半导体材料层中并且间隔开。栅电极设置在源极区和漏极区之间的第一半导体材料层上方。具有第一掺杂类型的第一掺杂区设置在第二半导体材料层中，其中，栅电极直接位于第一掺杂区的上面。具有与第一掺杂类型不同的第二掺杂类型的第二掺杂区设置在第二半导体材料层中，其中，第二掺杂区在第一掺杂区下方延伸并接触第一掺杂区的相对两侧。本发明实施例涉及具有混合掺杂区的绝缘体上硅半导体器件。
-
公开(公告)号：CN107016145A
公开(公告)日：2017-08-04
申请号：CN201610912600.4
申请日：2016-10-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 刘逸群
IPC: G06F17/50
CPC classification number: G06F17/5077 , H01L23/5226 , H01L23/528 , H01L23/5283 , H01L28/00 , G06F17/5072
Abstract: 本发明实施例提供一种集成电路。所述集成电路包括单元以及第一多个导电区段。所述第一多个导电区段中的每一者具有第一预定宽度，且所述第一多个导电区段包括第一导电区段以及第二导电区段。所述第一导电区段及所述第二导电区段耦合至所述单元以传输信号，且所述第一导电区段与所述第二导电区段之间的距离大于所述第一预定宽度。
-
Patent Agency Ranking
公开(公告)号：CN102903382B
公开(公告)日：2016-04-06
申请号：CN201210005667.1
申请日：2012-01-09
Applicant: 台湾积体电路制造股份有限公司
Inventor： 刘逸群
Abstract: 差分只读存储器阵列包括连接至第一和第二位线的差分读出放大器。第一位单元连接至第一字线以及第一和第二位线。至少一个位单元包括：具有连接至第一字线的栅极、连接至第一位线的漏极、以及连接至第一电源线的源极的第一晶体管。第二晶体管具有连接至第一字线的栅极。第二晶体管的源极和漏极均连接至第二位线或者均不连接至第二位线。
-
公开(公告)号：CN101727971A
公开(公告)日：2010-06-09
申请号：CN200910203612.X
申请日：2009-05-19
Applicant: 台湾积体电路制造股份有限公司
Inventor： 刘逸群
IPC: G11C11/41 , G11C11/413 , G11C7/00 , H03K19/0185
CPC classification number: G11C11/412 , G11C11/413 , H01L29/7855
Abstract: 一种集成电路结构包括字线、列选择线和锁存器。锁存器包括互补的第一存储节点和第二存储节点、和工作电压节点。控制电路连接在工作电压节点和锁存器之间。控制电路包括连接到字线的第一输入；和连接到列选择线的第二输入。当字线和列选择线都被选取时，控制电路将工作电路和锁存器连接起来；当字线和列选择线中至少一个未被选择时，控制电路断开工作电压节点和锁存器之间的连接。
-
公开(公告)号：CN115117016A
公开(公告)日：2022-09-27
申请号：CN202110880560.0
申请日：2021-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/82 , H01L21/768
Abstract: 一种集成电路及其制造方法，集成电路包括装置、在装置之上设置的第一互连结构及在装置之下定位的第二互连结构。第一互连结构包括多个前侧金属层。第二互连结构包括多个背侧金属层，其中每个背侧金属层包括根据对角布线来布线的金属导体。在一些实施例中，背侧互连结构可以包括另一背侧金属层，此背侧金属层包括根据混合曼哈顿对角布线来布线的金属导体。各种技术可以用于在背侧互连结构中的金属导体与一或多个前侧金属层上的单元之间布线信号。
-
公开(公告)号：CN110323219B
公开(公告)日：2022-04-26
申请号：CN201811440548.2
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/761 , H01L21/8249
Abstract: 本揭露涉及半导体装置及其制造方法。一种半导体装置，其包含衬底、一对晶体管装置及隔离区。所述对晶体管装置安置于所述衬底上。所述对所述晶体管装置中的每一者包含沟道、在所述沟道上方的栅极电极，及在所述栅极电极旁边的源极/漏极区。所述隔离区安置于所述对所述晶体管装置的所述源极/漏极区之间。所述隔离区具有第一掺杂类型，所述第一掺杂类型与所述源极/漏极区的第二掺杂类型相反。
-
公开(公告)号：CN110956991B
公开(公告)日：2021-11-09
申请号：CN201910912774.4
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419 , G11C7/06 , G11C7/10
Abstract: 一些实施例涉及一种感测放大器、存储器装置及形成存储器装置的方法。所述感测放大器包含全耗尽绝缘体上覆硅FDSOI衬底，所述FDSOI衬底包含处置衬底区、在所述处置衬底区上方的绝缘体层及在所述绝缘体层上方的装置区。n型井区经放置于所述处置衬底区中，且n型井接点区从所述n型井区延伸穿过所述绝缘体层至所述装置区的上表面。一对下拉晶体管经放置于所述装置区中且在所述n型井上方。所述对下拉晶体管使其相应栅极分别耦合至一对互补位线，且透过所述n型井接点区耦合至所述n型井。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.041 seconds)
