一种SRAM型存储器高速灵敏放大器电路

    公开(公告)号:CN109841240A

    公开(公告)日:2019-06-04

    申请号:CN201811573607.3

    申请日:2018-12-21

    Abstract: 本发明涉及一种SRAM型存储器高速灵敏放大器电路,在读取“1”存储单元时,通过电容C1的电荷保持特性,通过正反馈加快锁存放大器的整体响应速度,使放大器对输入电压差的要求大大降低,加快了SRAM型存储器读取“1”的速度;在读取“0”存储单元时,通过读取使能信号S的跳变对与非门I1的控制,依靠晶体管MP5快速上拉作用,读出存储数据,对输入电压差的要求大大降低,加快灵敏放大器的读出速度,加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求,提高了灵敏放大器的反应速度和处理能力。

    一种高可靠SRAM编译器控制电路

    公开(公告)号:CN104992723B

    公开(公告)日:2017-12-01

    申请号:CN201510320613.8

    申请日:2015-06-11

    Abstract: 本发明提供一种高可靠SRAM编译器控制电路,包括存储阵列、控制电路、灵敏放大器,该SRAM编译器控制电路结构相对固定,其组成在不同容量、位宽等条件下可以重用,在这些可复用单元的基础上,通过一定的拼接得到不同配置的SRAM电路,这就是SRAM的编译,在拼接基本单元时,SRAM的可靠性会随着SRAM容量的增大而下降,主要是因为随着容量的变大,SRAM在读操作时,经过相同的放电时间,被读取单元的两条位线之间的电压差不断缩小,本发明能够消除不同配置对于SRAM读出时位线之间电压差的影响,实现高可靠性。

    一种栅氧化层反熔丝PROM存储单元版图结构

    公开(公告)号:CN106783858A

    公开(公告)日:2017-05-31

    申请号:CN201611241186.5

    申请日:2016-12-29

    Abstract: 本发明公开了一种栅氧化层反熔丝PROM存储单元版图结构,包括:选择NMOS晶体管,第一存储NMOS晶体管、第二存储NMOS晶体管,衬底接触区域;选择NMOS晶体管包括:第一N注入源区、第一栅、第一N注入漏区、第一接触孔和第二接触孔;第一存储NMOS晶体管包括:第二N注入源区、第二栅、第二N注入漏区和第三接触孔;第二存储NMOS晶体管包括:第三N注入源区、第三栅、第三N注入漏区、第四接触孔;衬底接触区域包括:P注入有源区、第五接触孔和第六接触孔。本发明通过增加并联的存储晶体管,提高了存储单元的编程后等效电阻的一致性,保证了存储单元的可靠性,并通过P型衬底接触,增强了存储单元的抗单粒子闩锁能力。

    一种斜坡补偿电路
    5.
    发明授权

    公开(公告)号:CN112542948B

    公开(公告)日:2022-05-13

    申请号:CN202011191852.5

    申请日:2020-10-30

    Abstract: 本发明公开了一种新型斜坡补偿电路,包括:斜坡信号产生电路和上管电流采样电路;其中,所述斜坡信号产生电路和所述上管电流采样电路相连接;所述斜坡信号产生电路采用源极跟随器结构保证斜坡电流和输入电压成线性关系,采用了输出电流镜镜像点电位隔离结构,避免了开关转换时镜点电位受到干扰;上管电流采样电路的运放电路采用了BIP晶体管提高了电流检测精度。本发明通过采样上管流过的电流叠加到斜坡信号,实现斜坡补偿,提高了系统的稳定性,减少了系统响应时间。斜坡产生电路采用了源极跟随器结构简化了电路结构,提高了斜坡信号的精确度。上管电流采样电路输入对管采用了面积较大的三极管,减小了失调电压,提高了电流补偿精度。

    一种新型斜坡补偿电路
    8.
    发明公开

    公开(公告)号:CN112542948A

    公开(公告)日:2021-03-23

    申请号:CN202011191852.5

    申请日:2020-10-30

    Abstract: 本发明公开了一种新型斜坡补偿电路,包括:斜坡信号产生电路和上管电流采样电路;其中,所述斜坡信号产生电路和所述上管电流采样电路相连接;所述斜坡信号产生电路采用源极跟随器结构保证斜坡电流和输入电压成线性关系,采用了输出电流镜镜像点电位隔离结构,避免了开关转换时镜点电位受到干扰;上管电流采样电路的运放电路采用了BIP晶体管提高了电流检测精度。本发明通过采样上管流过的电流叠加到斜坡信号,实现斜坡补偿,提高了系统的稳定性,减少了系统响应时间。斜坡产生电路采用了源极跟随器结构简化了电路结构,提高了斜坡信号的精确度。上管电流采样电路输入对管采用了面积较大的三极管,减小了失调电压,提高了电流补偿精度。

    一种低单粒子敏感性的抗SEU存储单元电路

    公开(公告)号:CN108766492A

    公开(公告)日:2018-11-06

    申请号:CN201711457440.X

    申请日:2017-12-28

    Abstract: 本发明公开了一种低单粒子敏感性的抗SEU存储单元电路,包括:存储电路、反馈电路和存取电路;存储电路用于存储抗SEU存储单元电路的数据信息,反馈电路能够在存储电路发生翻转后进行反馈,恢复存储电路的数据信息,存取电路用于外部对抗SEU存储单元电路的读写操作访问。针对低纳米工艺下的单粒子翻转问题,该结构保证了至少两个节点不发生翻转,并通过反馈回路将翻转节点恢复,实现了单节点翻转(SE‑SNU)全加固能力。当发生多节点翻转时,考虑两节点发生电荷共享效应被打翻而使得单元翻转的情况,电路具有更少的敏感节点对,是常用加固结构DICE单元敏感节点对数的一半,具有更低的单粒子敏感性,可有效缓解单粒子多节点翻转问题,提高单元的抗辐射能力。

    一种带抗振荡结构的RS触发器电路

    公开(公告)号:CN108055022A

    公开(公告)日:2018-05-18

    申请号:CN201711298921.0

    申请日:2017-12-08

    Abstract: 本发明公开了一种带抗振荡结构的RS触发器电路,设置抗振荡电路,在RS触发器输出处于不确定状态时,对一个输出进行钳位,从而使输出快速到达稳定状态。本发明对与非门构成的RS触发器电路,当输入由00变换成11,输出为不确定状态的情况下,将一个与非门的输出钳位为1,克服了与非门构成的RS触发器电路输入不允许00的缺陷,使RS触发器电路的功能更完善。本发明对或非门构成的RS触发器电路,当输入由11变换成00时,输出为不确定状态的情况下,将一个或非门的输出钳位为0,克服了或非门构成的RS触发器电路输入不允许11的缺陷,使RS触发器电路的功能更完善。

Patent Agency Ranking