公开(公告)号：CN103515466A

公开(公告)日：2014-01-15

申请号：CN201210219025.1

申请日：2012-06-26

Applicant: 北京大学

Inventor： 朱智源 ,  于民 ,  王陪权 ,  朱韫晖 ,  孙新 ,  刘晨晨 ,  马盛林 ,  金玉丰

IPC: H01L31/115 ,  H01L31/18

CPC classification number: H01L25/043 ,  H01L31/085 ,  H01L31/1055 ,  H01L31/1804

Abstract: 本发明公开了一种复合式ΔE-E核辐射探测器及其制造方法，属于半导体核辐射探测器技术领域。本发明的复合式ΔE-E核辐射探测器包括薄型PIN探测器，厚型PIN探测器以及两者之间的介质键合层；薄型PIN探测器与厚型PIN探测器通过介质键合层机械固定到一起，并且形成电学互连；所述薄型PIN探测器包括高阻硅基片和所述高阻硅基片上的探测窗口；所述薄型PIN探测器探测窗口包括P区，N区以及两者之间的硅层。本发明还公开了所述复合式ΔE-E核辐射探测器的制造方法。本发明可用于空间探测，核物理，医学检测，和环境检测等多个领域。

公开(公告)号：CN102130042B

公开(公告)日：2013-06-26

申请号：CN201010603554.2

申请日：2010-12-14

Applicant: 北京大学

Inventor： 朱韫晖 ,  马盛林 ,  孙新 ,  缪旻 ,  金玉丰

IPC: H01L21/768

Abstract: 本发明公开了一种通孔互连结构的制作方法，包括在基片上制作盲孔，然后依次淀积种子层和有机物薄膜，贴干膜，并通过光刻在盲孔处形成小于盲孔口径的干膜开口，然后刻蚀去除盲孔底部的有机物薄膜，暴露出种子层，再对盲孔进行填充。进一步的，还公开了对通孔提供电子屏蔽的方法。本发明简化了通孔自下而上电镀填充的制作工艺，提高了成品率，降低了通孔互联结构制作的工艺成本；而且提供了一种应力缓冲结构，通孔侧壁覆盖的有机膜可以缓解通孔互连结构的应力状态，提高其可靠性；另外还提供了一种对通孔互联结构的电磁屏蔽结构，有利于提高通孔电信号传输性能，减小通孔间及对其它电路的干扰。

公开(公告)号：CN102050418B

公开(公告)日：2013-01-09

申请号：CN201010500612.9

申请日：2010-09-30

Applicant: 北京大学

Inventor： 马盛林 ,  孙新 ,  朱韫晖 ,  金玉丰 ,  缪旻

IPC: B81B7/02 ,  B81B7/00 ,  B81C1/00

Abstract: 本发明公开了一种三维集成结构及其生产方法，属于微机械电子系统与集成电路加工领域。所述三维集成结构包括：由两个晶圆形成的晶圆键合对，贯穿所述晶圆键合对的至少一个TSV通孔和微铜柱，位于所述晶圆键合对的键合界面处的一个空穴，位于所述晶圆键合对的第一表面，和所述微铜柱电连接的MEMS器件，和位于所述晶圆键合对的第二表面，和所述TSV通孔电连接的芯片。本发明还公开了三维集成结构的两种生产方法。本发明可用于制造集成电路。该集成结构及其生产方法可以有效解决MEMS器件与其处理集成电路的兼容性问题。

公开(公告)号：CN102024801B

公开(公告)日：2012-11-21

申请号：CN201010513048.4

申请日：2010-10-12

Applicant: 北京大学

Inventor： 马盛林 ,  孙新 ,  朱韫晖 ,  金玉丰 ,  缪旻

IPC: H01L25/00 ,  H01L25/065 ,  H01L21/98

CPC classification number: H01L25/0657 ,  H01L2224/16145 ,  H01L2224/94 ,  H01L2224/81

Abstract: 本发明公开了一种超薄芯片垂直互联封装结构及其制造方法。该结构包括由上至下依次叠放在一起的顶层、中介层和底层，所述中介层具有TSV垂直互联结构，所述中介层的正面和反面分别具有至少一层重新布局互联层，且分别具有微焊球或焊垫；所述顶层的有源层具有微焊球或焊垫，并面向所述中介层的正面；所述底层的有源层具有微焊球或焊垫，并面向所述中介层的背面。顶层芯片、底层芯片的正面分别装载在中介层芯片的正面、背面，避免了在顶层、底层芯片上制作TSV互联，有效地降低了顶层、底层芯片的损伤，提高了芯片的可靠性。

公开(公告)号：CN102214662A

公开(公告)日：2011-10-12

申请号：CN201110105424.0

申请日：2011-04-26

Applicant: 北京大学

Inventor： 马盛林 ,  孙新 ,  朱蕴晖 ,  金玉丰 ,  缪旻 ,  陈兢

IPC: H01L27/144 ,  G01J5/22 ,  H01L31/18

CPC classification number: Y02P70/521

Abstract: 本发明提供了非制冷红外焦平面阵列探测器单片集成结构及制作方法，属于半导体制造领域。本结构包括硅晶圆，硅晶圆具有相对的第一表面和第二表面；硅晶圆第一表面上设有红外焦平面敏感元件阵列，第二表面上设有红外焦平面敏感元件阵列的信号处理电路，硅晶圆上设有硅通孔微互连，红外焦平面敏感元件阵列通过硅通孔微互连与信号处理电路电连接。与现有技术相比，本发明实现了红外敏感元件阵列与其信号处理电路的有效热隔离，降低红外敏感元件阵列传导到其信号处理电路的热量，提高了信号处理电路的性能与可靠性。

公开(公告)号：CN102214624A

公开(公告)日：2011-10-12

申请号：CN201110128047.2

申请日：2011-05-17

Applicant: 北京大学

Inventor： 孙新 ,  马盛林 ,  朱韫晖 ,  金玉丰 ,  缪旻 ,  陈兢

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L2224/13

Abstract: 本发明公开了一种具有通孔的半导体结构及其制造方法，半导体结构包括衬底、多个环形通孔和多个实心通孔，环形通孔和实心通孔嵌于衬底中；实心通孔是金属填充的通孔；环形通孔是实心介质塞和环绕实心介质塞的金属环填充的通孔。其制造方法为：1)在衬底的第一表面上刻蚀出多个深孔；2)形成金属层；3)在衬底第一表面上粘附干膜，图形化所述干膜，使干膜在一部分深孔上形成开口；4)向干膜上有开口的的深孔填充金属，去掉所述干膜；5)向剩余深孔中填充介质，形成实心介质塞；6)减薄所述衬底的第二表面。本发明的半导体结构的实心通孔可以用于叠层芯片散热，改善电源完整性；环形通孔则可以改善通孔结构的应力，以及翘曲变形等问题。

公开(公告)号：CN102130042A

公开(公告)日：2011-07-20

申请号：CN201010603554.2

申请日：2010-12-14

Applicant: 北京大学

Inventor： 朱韫晖 ,  马盛林 ,  孙新 ,  缪旻 ,  金玉丰

IPC: H01L21/768

Abstract: 本发明公开了一种通孔互连结构的制作方法，包括在基片上制作盲孔，然后依次淀积种子层和有机物薄膜，贴干膜，并通过光刻在盲孔处形成小于盲孔口径的干膜开口，然后刻蚀去除盲孔底部的有机物薄膜，暴露出种子层，再对盲孔进行填充。进一步的，还公开了对通孔提供电子屏蔽的方法。本发明简化了通孔自下而上电镀填充的制作工艺，提高了成品率，降低了通孔互联结构制作的工艺成本；而且提供了一种应力缓冲结构，通孔侧壁覆盖的有机膜可以缓解通孔互连结构的应力状态，提高其可靠性；另外还提供了一种对通孔互联结构的电磁屏蔽结构，有利于提高通孔电信号传输性能，减小通孔间及对其它电路的干扰。

公开(公告)号：CN102024801A

公开(公告)日：2011-04-20

申请号：CN201010513048.4

申请日：2010-10-12

Applicant: 北京大学

Inventor： 马盛林 ,  孙新 ,  朱韫晖 ,  金玉丰 ,  缪旻

IPC: H01L25/00 ,  H01L25/065 ,  H01L21/98

CPC classification number: H01L25/0657 ,  H01L2224/16145 ,  H01L2224/94 ,  H01L2224/81

Abstract: 本发明公开了一种超薄芯片垂直互联封装结构及其制造方法。该结构包括由上至下依次叠放在一起的顶层、中介层和底层，所述中介层具有TSV垂直互联结构，所述中介层的正面和反面分别具有至少一层重新布局互联层，且分别具有微焊球或焊垫；所述顶层的有源层具有微焊球或焊垫，并面向所述中介层的正面；所述底层的有源层具有微焊球或焊垫，并面向所述中介层的背面。顶层芯片、底层芯片的正面分别装载在中介层芯片的正面、背面，避免了在顶层、底层芯片上制作TSV互联，有效地降低了顶层、底层芯片的损伤，提高了芯片的可靠性。

公开(公告)号：CN101452907B

公开(公告)日：2011-04-20

申请号：CN200810241119.2

申请日：2008-12-30

Applicant: 北京大学

Inventor： 赵立葳 ,  缪旻 ,  孙新 ,  金玉丰

IPC: H01L23/522 ,  H01L23/482 ,  H01L21/768 ,  H01L21/60 ,  B81B7/00 ,  B81C1/00

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于三维系统级封装的垂直互连过孔及其制备方法，属于微电子封装技术领域。该垂直互连过孔的形状为上、下两部分分别为一圆台，中间部分为一圆柱。其制备方法包括，利用带倾角的DRIE工艺、标准DRIE工艺以及DRIE工艺固有的footing效应，使硅片内垂直互连过孔的两端各带有一个过渡斜角。这样，在不增加工艺步骤的情况下，可以使硅片内垂直互连过孔的传输连线更平滑，减少在突变点处的电磁辐射，并且减少在拐角处的电磁回波损耗，从而提高叠层后三维立体互连的传输能力。

公开(公告)号：CN101452907A

公开(公告)日：2009-06-10

申请号：CN200810241119.2

申请日：2008-12-30

Applicant: 北京大学

Inventor： 赵立葳 ,  缪旻 ,  孙新 ,  金玉丰

IPC: H01L23/522 ,  H01L23/482 ,  H01L21/768 ,  H01L21/60 ,  B81B7/00 ,  B81C1/00

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于三维系统级封装的垂直互连过孔及其制备方法，属于微电子封装技术领域。该垂直互连过孔的形状为上、下两部分分别为一圆台，中间部分为一圆柱。其制备方法包括，利用带倾角的DRIE工艺、标准DRIE工艺以及DRIE工艺固有的footing效应，使硅片内垂直互连过孔的两端各带有一个过渡斜角。这样，在不增加工艺步骤的情况下，可以使硅片内垂直互连过孔的传输连线更平滑，减少在突变点处的电磁辐射，并且减少在拐角处的电磁回波损耗，从而提高叠层后三维立体互连的传输能力。