-
公开(公告)号：CN119310438A
公开(公告)日：2025-01-14
申请号：CN202411619761.5
申请日：2024-11-13
Applicant: 北京中电华大电子设计有限责任公司
IPC: G01R31/28
Abstract: 本申请提供一种射频控制芯片的测试电路及其测试方法。测试电路包括射频信号发射电路和数字信号处理电路。数字信号处理电路用于向射频信号发射电路输入控制信号，且用于向待测的射频控制芯片提供时钟信号，时钟信号与控制信号为同步信号；射频信号发射电路用于根据控制信号产生射频载波信号，对射频载波信号进行整形，并向待测的射频控制芯片发射测试信号，以对待测的射频控制芯片进行测试；数字信号处理电路还用于接收待测的射频控制芯片输出的处理信号，对处理信号进行采样并分析，确定待测的射频控制芯片的测试结果。本申请能实现自动化测试，快速准确地将存在缺陷的射频控制芯片筛选出来。
-
-
公开(公告)号：CN107910036A
公开(公告)日：2018-04-13
申请号：CN201711072315.7
申请日：2017-11-04
Applicant: 上海华虹集成电路有限责任公司 , 北京中电华大电子设计有限责任公司
IPC: G11C29/56
Abstract: 本发明提供了一种用于测试个性化MCU个性化存储区的测试方法。该方法通过读取Trim寄存器中的trim值，并把该值复写回个性化存储区的方式来实现。在完成个性化存储区的功能测试之后，由于功能测试包含擦写操作，此时个性化存储区内容已被破坏。在保证不下电的情况下，可通过读取trim寄存器中存储的trim值，并把trim值复写回个性化存储区来保证trim值的完整性。通过采用该方法既可保证个性化存储区的测试覆盖率，又保证trim数据不丢失。
-
公开(公告)号：CN119125841A
公开(公告)日：2024-12-13
申请号：CN202411252722.6
申请日：2024-09-06
Applicant: 北京中电华大电子设计有限责任公司
IPC: G01R31/28
Abstract: 本申请提供了一种芯片闩锁效应测试系统、方法、电子设备及存储介质，该测试系统包括：电路基板、固定结构、测试结构、供电单元、激励源以及温度报警单元，在进行芯片闩锁效应测试时，由激励源通过测试结构向待测芯片提供激励信号，温度报警单元监测待测芯片的封装体温度并与预定温度进行比较，以根据比较结果指示在当前的激励信号的作用下待测芯片是否存在闩锁效应。本申请基于芯片在发生闩锁效应时的温度变化来进行芯片闩锁效应测试，能够对不同封装类型的芯片是否存在闩锁效应进行准确的定位和分析，测试的时间和成本较低，测试效果明显且不受场地约束。
-
公开(公告)号：CN118917329A
公开(公告)日：2024-11-08
申请号：CN202411044724.6
申请日：2024-07-31
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K7/00
Abstract: 本发明公开了一种智能卡测试系统。根据本发明实施例的智能卡测试系统包括安装架；传动杆，传动杆安装在安装架上，传动杆的第一端用于安装待测试的智能卡；驱动装置，驱动装置与传动杆的第二端相连接，其中，安装架包括多个安装位置，多个安装位置包括第一安装位置和第二安装位置；传动杆安装在第一安装位置时，传动杆与安装架接触的位置介于第一端和第二端之间，驱动装置驱动传动杆移动以使待测试的智能卡在第一范围内移动；传动杆安装在第二安装位置时，传动杆与安装架接触的位置介于第一端和第二端之间，驱动装置驱动传动杆移动以使待测试的智能卡在第二范围内移动。根据本发明实施例的智能卡测试系统，能够实现智能卡测试的标准化。
-
Patent Agency Ranking
公开(公告)号：CN118362862A
公开(公告)日：2024-07-19
申请号：CN202410452949.9
申请日：2024-04-16
Applicant: 北京中电华大电子设计有限责任公司
IPC: G01R31/28 , G01R31/317 , G01R31/3185 , G11C29/56
Abstract: 本发明属于芯片测试技术领域，具体涉及基于芯片系统测试的故障检测定位方法及系统。本发明中对芯片分别进行功能测试、内部逻辑测试以及存储器测试，将实测结果与预期结果进行对比和差异性分析；将差异性分析结果与芯片内部节点状态相结合，缩小故障范围，得到故障候选位置列表；提取故障特征，将其作为故障定位算法的输入，通过故障定位算法输出故障评分最高的故障候选位置，并将其定位为最终的故障源。本发明基于芯片系统测试结果，通过对比和分析芯片实测结果与预期结果的差异，运用故障算法进一步缩小故障范围，精确定位到芯片内部微小的、非直观的故障信号。
-
公开(公告)号：CN118313326A
公开(公告)日：2024-07-09
申请号：CN202410518725.3
申请日：2024-04-28
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F30/3312
Abstract: 本申请提供了一种具有单总线接口的逻辑芯片验证系统、方法及电子设备，该验证系统包括：界面层，用于根据用户确定的验证需求输出验证参数，以及对接收的验证结果进行显示；验证脚本层，用于对界面层传输的验证参数进行解析后输出验证数据，以及对接收的执行结果数据进行判断后生成验证结果并输出至界面层；单总线主机层，用于根据验证脚本层传输的验证数据构建单总线接口时序，并向选定的逻辑芯片发送命令代码和命令数据，并将逻辑芯片返回的执行结果数据传输至验证脚本层。该验证系统采用了分层的结构设计，在能够实现对单总线接口的各种边界时序的通信稳定性和逻辑芯片的所有命令功能的充分全面验证的情况下，数据传输流程清晰，易于维护。
-
公开(公告)号：CN118194791A
公开(公告)日：2024-06-14
申请号：CN202410257408.0
申请日：2024-03-07
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明介绍一种时钟自动平衡的电路,涉及芯片设计和验证领域。时钟自动平衡电路由时钟校准模块、时钟延时模块、组合逻辑模块、时钟单元、时钟切换单元组成。在芯片系统复位期间自动完成两路或多路时钟的延时校准，使这些时钟满足同一时钟域的设计要求。本发明提出了一种利用时钟相位差生成计数时钟并进行计数，并对计数值进行数据处理，得到时钟平衡时的配置值，在芯片系统复位释放前完成电路配置，实现时钟延时的自动调整功能。本发明的电路可移植性好、有效避免芯片工作的时序风险，提升了芯片系统的可靠性。
-
公开(公告)号：CN117169679A
公开(公告)日：2023-12-05
申请号：CN202310876987.2
申请日：2023-07-18
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明公开了一种高安全芯片的老化炉可靠性测试方法。测试流程主要包括：高安全芯片没有测试模式，可靠性测试中无法兼容老化炉的测试环境。将高安全芯片功能测试向量的测试启动指令进行仿真并生成时序波形；时序波形经过格式转换后生成老化炉测试向量；样品下载芯片功能测试向量，进入下载态；老化炉测试向量启动后芯片上电自动执行功能测试向量，指令执行循环次数和失效信息等将记录在芯片闪存存储空间中；老化测试中间读点或测试完成后，执行功能测试程序，读出指令执行循环次数和失效信息等，与预期数据进行读校验通过后，芯片执行功能向量退出下载态，并完成FT测试。重复执行以上操作，最终完成高安全芯片老化炉可靠性测试。
-
公开(公告)号：CN118409184A
公开(公告)日：2024-07-30
申请号：CN202410392040.9
申请日：2024-04-02
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明提出一种评价电源滤波电路滤波能力的方法，在未加滤波电路的电路电源端口注入干扰毛刺，采集电路IO通信接口的数据，统计电路IO通信接口的乱码和通信失败报错码数量。再在电路电源端口上增加电源滤波电路，并在电源滤波电路的输入端注入干扰毛刺，采集电路IO通信接口的数据，再统计电路IO通信接口的乱码和通信失败报错码数量。通过对比有无电源滤波电路时电路IO通信接口的乱码和通信失败报错码数量变化情况，由此判断该电源滤波电路在此电路中的滤波能力。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.039 seconds)
