一种基于芯片系统测试的故障检测和定位方法、介质及系统

    公开(公告)号:CN118362862A

    公开(公告)日:2024-07-19

    申请号:CN202410452949.9

    申请日:2024-04-16

    Abstract: 本发明属于芯片测试技术领域,具体涉及基于芯片系统测试的故障检测定位方法及系统。本发明中对芯片分别进行功能测试、内部逻辑测试以及存储器测试,将实测结果与预期结果进行对比和差异性分析;将差异性分析结果与芯片内部节点状态相结合,缩小故障范围,得到故障候选位置列表;提取故障特征,将其作为故障定位算法的输入,通过故障定位算法输出故障评分最高的故障候选位置,并将其定位为最终的故障源。本发明基于芯片系统测试结果,通过对比和分析芯片实测结果与预期结果的差异,运用故障算法进一步缩小故障范围,精确定位到芯片内部微小的、非直观的故障信号。

    一种测试装置及测试方法
    3.
    发明公开

    公开(公告)号:CN117061398A

    公开(公告)日:2023-11-14

    申请号:CN202310777356.5

    申请日:2023-06-28

    Inventor: 杨雅雯 张洪波

    Abstract: 本发明涉及芯片测试领域,特别涉及一种测试装置及测试方法,该测试装置包括上位机控制模块、处理器模块、总线传输模块、数据处理模块、实时控制模块以及多个通信功能模块;上位机控制模块与处理器模块连接;处理器模块还与总线传输模块连接;总线传输模块还与数据处理模块连接;数据处理模块还与实时控制模块和每一通信功能模块连接;实时控制模块还与每一通信功能模块连接;通信功能模块还与被测产品连接。本发明可解决目前用于对芯片和嵌入式产品进行测试的测试设备数量多且分散、无法按统一时间标准协同通信,测试装置通用性差的问题。

    一种时钟自动平衡的电路
    4.
    发明公开

    公开(公告)号:CN118194791A

    公开(公告)日:2024-06-14

    申请号:CN202410257408.0

    申请日:2024-03-07

    Abstract: 本发明介绍一种时钟自动平衡的电路,涉及芯片设计和验证领域。时钟自动平衡电路由时钟校准模块、时钟延时模块、组合逻辑模块、时钟单元、时钟切换单元组成。在芯片系统复位期间自动完成两路或多路时钟的延时校准,使这些时钟满足同一时钟域的设计要求。本发明提出了一种利用时钟相位差生成计数时钟并进行计数,并对计数值进行数据处理,得到时钟平衡时的配置值,在芯片系统复位释放前完成电路配置,实现时钟延时的自动调整功能。本发明的电路可移植性好、有效避免芯片工作的时序风险,提升了芯片系统的可靠性。

    一种基于网络的验证平台
    5.
    发明公开

    公开(公告)号:CN116626470A

    公开(公告)日:2023-08-22

    申请号:CN202310447126.2

    申请日:2023-04-24

    Inventor: 张洪波 杨雅雯

    Abstract: 本发明介绍一种基于网络的验证平台,涉及到芯片验证领域。本发明的验证平台由主机模块、网络通信模块、测试模块组成。主机模块由设备管理主机和用户登录主机组成,网络通信模块实现主机模块和测试模块的网络互连,测试模块由测试主机和多台验证系统组成。通过无线或有线的网络连接方式,实现了设备管理主机对所有验证系统的统一管理;用户登录主机支持访问任一台测试主机,对测试主机所连接的验证系统进行操作从而执行测试任务。本发明的验证平台实现了验证系统规模化组网,便于测试监控和测试设备的统一管理,提升了测试环境的可靠性,保证芯片开发的进度和验证效率。

Patent Agency Ranking